

Projet de travaux pratiques

Réalisation des processeurs Nono-1 et Nono-2

Le projet est à effectuer en binôme (ou exceptionnellement, en monôme). Le rapport complet **imprimé** est à déposer dans la boîte aux lettres de l'enseignant encadrant la séance de travaux pratiques. Le fichier *Logisim* commenté ainsi que le rapport de projet au format PDF sont à déposer **impérativement** sur Madoc sous la forme d'une archive¹ dont le nom sera composé des noms de chacun des étudiants du binôme — ex. `tartempion-dupont.tar.gz`. La décompression de cette archive devra créer un répertoire `tartempion-dupont/` contenant les fichiers. On re-précisera en commentaire dans le fichier *Logisim* les noms et prénoms de chacun des étudiants.

Un projet rendu après la **date limite fixée au jeudi 18 décembre 2014, 23h55**, sera affecté d'un malus proportionnel au nombre de jours de retard.

Un processeur à architecture Nono-1 possède 16 registres de 8 bits R_0, \dots, R_{15} pouvant contenir des entiers signés en complément à 2 et un registre *PC* (*Program Counter*) de 8 bits. Un Nono-1 offre aussi une mémoire de 256 mots de 16 bits pour stocker le code à exécuter.

Le jeu d'instructions supportées par le Nono-1 est présenté dans la table 1. Les trois formats d'instructions F_1 , F_2 et F_3 sont décrits dans la figure 1. Toutes les instructions du Nono-1 s'exécutent en un seul cycle.

Le but du projet est de réaliser avec Logisim une implémentation du Nono-1 tel que décrit dans la figure 2, puis de l'utiliser pour exécuter un programme.

On utilisera au mieux les possibilités de création de sous-circuits de Logisim ; on tirera aussi parti des circuits fournis en standard par Logisim (multiplexeurs, ...). Le rapport de projet devra justifier tous les circuits créés (tables de vérités, ...). Pour chaque unité fonctionnelle développée, on créera un sous-circuit chargé de son test afin d'en valider le *design*.

1 Implémentation du Nono-1




FIGURE 1 – Formats d'instructions

1. Réaliser l'Unité Arithmétique et Logique (UAL) offrant les opérations suivantes sur 8 bits : addition, soustraction, OU bit-à-bit, ET bit-à-bit, NON bit-à-bit, décalage à gauche, décalage à droite logique. L'UAL devra retourner un résultat sur 8 bits ainsi que 4 indicateurs : CF, ZF, SF, OF.

On pourra partir de l'additionneur 4 bits mis au point lors de la première séance de travaux pratiques ou utiliser l'additionneur fourni par Logisim ;

1. Manipulation d'archives :

- Création de l'archive `titi.tar.gz` à partir du répertoire `titi:` `tar -vzcf titi.tar.gz titi/`
- Récupération du contenu de l'archive `titi.tar.gz` : `tar -vzxf titi.tar.gz`


Instruction	Format	Commentaire
add r_d, r_s, r_t	F_1	Addition
sub r_d, r_s, r_t	F_1	Soustraction
or r_d, r_s, r_t	F_1	OU bit-à-bit
and r_d, r_s, r_t	F_1	ET bit-à-bit
not r_d, r_s	F_1	NON bit-à-bit
shl r_d, r_s, r_t	F_1	Décalage à gauche logique
shr r_d, r_s, r_t	F_1	Décalage à droite logique
li r_d, val	F_2	Chargement d'un immédiat
halt	F_1	Arrêt du programme
b <i>offset</i>	F_3	Saut inconditionnel <i>offset</i> octets en avant ou en arrière
beq $r_s, r_t, offset$	F_3	Saut conditionnel <i>offset</i> octets en avant ou en arrière
bne $r_s, r_t, offset$	F_3	Saut conditionnel <i>offset</i> octets en avant ou en arrière
bge $r_s, r_t, offset$	F_3	Saut conditionnel <i>offset</i> octets en avant ou en arrière
ble $r_s, r_t, offset$	F_3	Saut conditionnel <i>offset</i> octets en avant ou en arrière
bgt $r_s, r_t, offset$	F_3	Saut conditionnel <i>offset</i> octets en avant ou en arrière
blt $r_s, r_t, offset$	F_3	Saut conditionnel <i>offset</i> octets en avant ou en arrière

The diagram illustrates the internal architecture of a CPU, showing the flow of data and control signals between various components. The components and their interactions are as follows:

- PC (Program Counter):** Receives the next instruction address (8 bits) and the reset signal (1 bit). It outputs the current instruction address (8 bits) to the Memory Program and the instruction register.
- MEMOIRE PROGRAMME (Memory Program):** Receives the instruction address (8 bits) and outputs the instruction (16 bits) to the instruction register.
- INSTRUCTION REGISTER:** Receives the instruction (16 bits) and outputs the instruction fields (11:8, 7:4, 3:0) to the register selection and the register bank.
- SELECTION REGISTRES (Register Selection):** Receives the register fields (11:8, 7:4, 3:0) and outputs the register addresses (4 bits each) to the register bank.
- BANC DE REGISTRES (Register Bank):** Receives the register addresses (4 bits each) and outputs the register values (8 bits each) to the ALU and the register file.
- ALU (Arithmetic Logic Unit):** Receives the register values (8 bits each) and the operation code (4 bits) and outputs the result (8 bits) to the register file.
- REGISTER FILE:** Receives the register values (8 bits each) and the operation code (4 bits) and outputs the register values (8 bits each) to the ALU and the register file.
- DECODEUR D'INSTRUCTION (Instruction Decoder):** Receives the instruction (16 bits) and outputs the instruction fields (11:8, 7:4, 3:0) to the register selection and the register bank.
- CONTROL DE SAUT (Jump Control):** Receives the instruction fields (11:8, 7:4, 3:0) and outputs the jump control signal (1 bit) to the PC.
- SignExt (Sign Extension):** Receives the register values (8 bits) and outputs the sign-extended values (16 bits) to the ALU.
- MUX (Multiplexer):** Receives the register values (8 bits) and the jump control signal (1 bit) and outputs the next instruction address (8 bits) to the PC.
- Control Signals:**
 - isMP (Instruction Match):** 4-bit signal from the instruction register to the register selection.
 - regWrite (Register Write):** 1-bit signal from the instruction register to the register bank.
 - valln (Value Load):** 1-bit signal from the instruction register to the register bank.
 - isLoad (Instruction Load):** 1-bit signal from the instruction register to the register bank.
 - Rs (Register Source):** 8-bit signal from the register bank to the ALU.
 - Rt (Register Target):** 8-bit signal from the register bank to the ALU.
 - ctrl (Control):** 3-bit signal from the instruction register to the ALU.
 - nextPCselect (Next PC Select):** 2-bit signal from the jump control to the PC.

X5I0030 — Université de Nantes

▽ Correction



2. Le module « *décodeur d'instruction* » prend en entrée l'opcode de l'instruction courante et retourne quatre indicateurs :

isJMP. Indicateur valant 1 si l'instruction courante est une instruction de saut ;

regWrite. Indicateur valant 1 si l'instruction courante accède à un registre en écriture ;

isLoad. Indicateur valant 1 si l'instruction courante est une instruction de chargement ;


ctrUAL. Indicateur codant le type d'opération demandée à l'UAL.

Calculer la table de vérité du *décodeur d'instruction*. En déduire son implémentation dans Logisim ;

▽ Correction

op	isJMP	regWrite	isLoad	ctrUAL
0000	0	1	0	000
0001	0	1	0	001
0010	0	1	0	010
0011	0	1	0	011
0100	0	1	0	100
0101	0	1	0	101
0110	0	1	0	110
0111	0	1	1	xxx (111)
1000	x (1)	0	x (0)	xxx (001)
1001	1	0	x (0)	xxx (001)
1010	1	0	x (0)	001
1011	1	0	x (0)	001
1100	1	0	x (0)	001
1101	1	0	x (0)	001
1110	1	0	x (0)	001
1111	1	0	x (1)	001

Entre parenthèses : valeur utilisée par défaut




Positionnement des indicateurs
en fonction de l'opcode courant

3. Le module « *contrôle de saut* » prend en entrées l'opcode de l'instruction courante ainsi que les indicateurs CF, ZF, SF et OF mis à jour par l'UAL lors de la dernière opération effectuée. Il retourne en sortie un indicateur sur deux bits déterminant la valeur du registre PC pour le prochain cycle.
Écrire la table de vérité du module. En déduire son implémentation dans Logisim ;

▽ Correction


op	ZF	SF	OF	nextPCselect	Instr
0000	x	x	x	00	add
0001	x	x	x	00	sub
0010	x	x	x	00	or
0011	x	x	x	00	and
0100	x	x	x	00	not
0101	x	x	x	00	shl
0110	x	x	x	00	shr
0111	x	x	x	00	li
1000	x	x	x	01	halt
1001	x	x	x	10	b
1010	1	x	x	10	beq : ZF=1
	0	x	x	00	
1011	0	x	x	10	bne : ZF=0
	1	x	x	00	
1100	x	0	0	10	bge : SF=OF
	x	1	1	10	
	x	x	x	00	
1101	1	x	x	10	ble : ZF=1 ou SF !=OF
	0	1	0	10	
	0	0	1	10	
	0	x	x	00	
1110	0	0	0	10	bgt : ZF=0 et SF=OF
	0	1	1	10	
	x	x	x	00	
1111	x	0	1	10	blt : SF !=OF
	x	1	0	10	
	x	x	x	00	



4. Le module « *banc de registres* » contient les 16 registres de 8 bits. Il comporte 6 entrées :
- rd, rs, rt.** Les indices correspondant, respectivement, au registre à accéder en écriture et aux deux registres à accéder en lecture ;
 - RESET.** Force tous les registres à 0 de manière asynchrone ;
 - regWrite.** Autorise l'écriture dans le registre $R[rd]$;
 - valIn.** Un entier sur 8 bits à stocker dans $R[rd]$;
- et deux sorties Rs et Rt , correspondant aux valeurs des registres $R[rs]$ et $R[rt]$. Implémenter le banc de registres dans Logisim.

▽ **Correction**

CORRECTION



5. Le module « *sélection de registres* » reçoit en entrée 3 champs de 4 bits de l’instruction courante (voir fig. 2) ainsi que l’indicateur *isJMP*, et il retourne les indices correspondant à *rd*, *rs* et *rt* en fonction du format de l’instruction courante.


Implémenter le module *sélection de registres* ;

▽ Correction

Le module se réduit à un multiplexage des entrées *rd/rs*, *rs/rt* et *rt* en fonction de *isJMP* (voir la correction de la question suivante pour le dessin du circuit complet du Nono-1).

6. Implémenter le circuit complet du Nono-1 en réutilisant les sous-circuits développés dans les questions précédentes.

▽ Correction



2 Utilisation du Nono-1

On va désormais utiliser le Nono-1 pour exécuter des programmes écrits en code machine Nono-1.

1. D'après la figure 2, quelle est la méthode utilisée pour implémenter l'instruction `halt` ? Quelle contrainte impose t'elle sur les programmes en code machine exécutés ?

▽ Correction

Une instruction `halt` correspond à un saut à l'adresse 0xff, c'est à dire à la dernière case de la mémoire. Pour que la machine « cesse » tout travail effectif, il faut que cette case contienne le code machine pour l'instruction `halt`, ce qui entraînera un bouclage dessus.

2. Traduire en assembleur Nono-1 puis en code machine le programme ci-dessous :

```
1 /* Calcul du pgcd de i et j. */
2 int i, int j;
3 while (i != j) {
4     if (i > j) {
5         i -= j;
6     } else
7         j -= i;
8 }
9 /* Le pgcd de i et j apparaît dans ces deux variables. */
```

Charger le programme dans la mémoire du Nono-1 et l'exécuter ;

▽ Correction

Exemple pour `pgcd(55,30)` :

Assembleur	Code binaire	Code hexadécimal
li r0, 55	0111 0000 0011 0111	0x7037
li r1, 30	0111 0001 0001 1110	0x711e
beq r0, r1, 5	1010 0000 0001 0101	0xA015
ble r0, r1, 2	1101 0000 0001 0010	0xD012
sub r0, r0, r1	0001 0000 0000 0001	0x1001
b 1	1001 0000 0000 0001	0x9001
sub r1, r1, r0	0001 0001 0001 0000	0x1110
b -6	1001 0000 0000 1010	0x900A
halt	1000 0000 0000 0000	0x8000

- Proposer un autre programme non trivial tirant parti du jeu d'instructions du Nono-1. Le traduire en assembleur Nono-1 et en code machine. Sauver ce code machine dans un fichier *via* Logisim et fournir ce fichier dans l'archive rendue ;
- Le processeur Nono-2 est basé sur le Nono-1 mais il offre la possibilité de programmer des routines (fonctions). Proposer une modification de l'architecture du Nono-1 pour obtenir le Nono-2 et l'implémenter.

▽ Correction

On peut réserver un des 16 registres pour sauver l'adresse de retour et ajouter deux instructions (en augmentant la taille de l'opcode ou en supprimant des instructions redondantes — par exemple `bge`, remplaçable par un `blt`) : l'une effectue un saut à une adresse absolue avec sauvegarde de l'adresse de retour dans le registre réservé, et l'autre génère un saut à l'adresse contenue dans un registre. Pour autoriser les appels imbriqués, il faut aussi ajouter une pile sauvant les différentes adresses de retour.