

Rechnerarchitektur Serie 4

Dominik Bodenmann 08-103-053

Orlando Signer 12-119-715

28. April 2014

1 Theorie-Teil

1.1 Aufgabe 6

Structural Hazard: Tritt auf, falls während einem Clock-Cycle die gleiche Resource von zwei verschiedenen Instruktionen benötigt wird. Z.B. wenn eine Instruktion im 4. Schritt etwas vom Memory liest, gleichzeitig aber eine andere Instruktion in der Pipeline ihre Instruktion vom Memory liest. Dies kann umgangen werden, indem es separate Memories für Instruktionen und Daten gibt.

Data Hazard: Tritt auf, wenn eine Instruktion noch nicht ausgeführt werden kann, da sie vom Resultat einer anderen Instruktion abhängt. Z.B. eine Instruktion berechnet einen Wert und schreibt ihn in Register \$1. Benötigt die nächste Instruktion den Wert von \$1, so muss sie in der Pipeline warten, bis die erste Instruktion den Wert ins Register geschrieben hat. Mittels Forwarding kann dieses Problem umgangen werden. Dabei dient der berechnete Wert von der ALU direkt als Input für die ALU. Mittels Mux kann dann vor der ALU entschieden werden, welcher Wert übernommen wird.

Control Hazard: Tritt bei Instruktionen auf, die den Befehlszähler verändern ($PC \neq PC + 4$), z.B. bei Branching oder Jumps. Dabei sind bei nach einem Branch/Jump eventuell falsche Instruktionen in der Pipeline, die geflusht werden müssen. Deshalb ist es wichtig, die Zieladresse so früh wie möglich zu berechnen, damit nicht zu viele unnötige Instruktionen in der Pipeline geflusht werden.