דוח מכין – ADC/DAC

:מגישים

אור שאול

אריאל רנה

<u>שאלה 1:</u>

והאינדקס LSB- א. נסמן את כניסות הרכיב על ידי $\{V_0,V_1,V_2,V_3\}$ כאשר האינדקס 0 מסמן את ביט ה-MSB. נחשב את המוצא על ידי סופרפוזיציה של זרמי הכניסה:

$$\begin{split} \frac{V_0 - V_{out}}{8R} + \frac{V_1 - V_{out}}{4R} + \frac{V_2 - V_{out}}{2R} + \frac{V_3 - V_{out}}{R} &= \frac{V_{out}}{R_L} \\ \frac{V_0}{8R} + \frac{V_1}{4R} + \frac{V_2}{2R} + \frac{V_3}{R} &= V_{out} \left(\frac{1}{R_L} + \frac{1}{R} + \frac{1}{2R} + \frac{1}{4R} + \frac{1}{8R} \right) \\ V_{out} &= \frac{\frac{V_0}{8R} + \frac{V_1}{4R} + \frac{V_2}{2R} + \frac{V_3}{R}}{\frac{1}{R_L} + \frac{1}{R} + \frac{1}{2R} + \frac{1}{4R} + \frac{1}{8R}} &= \frac{1}{\frac{R}{R_L} + \frac{15}{8}} \left(\frac{V_0}{8} + \frac{V_1}{4} + \frac{V_2}{2} + \frac{V_3}{1} \right) \end{split}$$

ב. ממיר DAC לינארי הוא ממיר שבו היחס בין הערך של קוד הכניסה לערך במוצא הוא לינארי, כלומר הפרש המתחים בין כל שני ערכים בינאריים עוקבים הוא קבוע.

הממיר שבשאלה הוא ממיר לינארי, כיוון שהמוצא הוא פונקציה לינארית של הערך הבינארי של הכניסה: $(b_0+2b_1+4b_2+8b_3)$. שכן:


$$V_{out} = \frac{1}{\frac{R}{R_L} + \frac{15}{8}} (b_0 + 2b_1 + 4b_2 + 8b_3) 8V_{dd}$$

ג. רזולוציית הממיר מוגדרת להיות השינוי הקטן ביותר המתקבל במוצא כתוצאה משינוי בכניסה. הרזולוציה מחושבת כך:

$$RES = \frac{FS}{2^N - 1}$$


כאשר FS הוא ההפרש בין מתח המוצא המינימאלי למתח המוצא המקסימלי, כלומר מייצג את טווח המתחים שיכולים להתקבל במוצא. הערך $1-2^N-1$ מייצג את הערך הבינארי הגבוה ביותר המסוגל להתקבל במוצא, ולכן החלוקה של שני ערכים אלו אחד בשני מייצגת את הרזולוציה.

<u>:2 שאלה</u>




תמונה 1: מעגל המממש את דרישות השאלה.

על מנת לממש את המעגל הדרוש נשתמש במונה. כניסות המונה הן שעון וRESET, כאשר הRESET הוא שעון הפוך שבתחילת הסימולציה הוא גבוה ובשאר הזמן הוא נמוך. שני המוצאים של המונה Q_1,Q_2 והמוצאים Q_3,Q_4 הוכנסו בנפרד לממירי דיגיטל לאנלוג. כך נוצר מצב שהתדר של המוצא X המסומן הוא גדול פי 4 מהתדר של X. כך נוצר שמתקבלות 16 קומבינציות של X,Y וכך ניתן להציג את המבנה הריבועי בתצוגת XY.



תמונה 2: מוצא המעגל של מעגל מתמונה 1



תמונה 3: תצוגת XY של המעגל.

:3 שאלה

- א. נסביר את פעולת המעגל: אות השעון עובר את שער הAND רק כאשר אות הקומפרטור גבוה, ואות הStart נמוך. נניח שאות הקומפרטור גבוה ונכניס פולס של אתחול בStart. אות האתחול מאפס את המונה ועוצר את השעון. כאשר start חוזר לנמוך, המונה מתחיל לספור מעלה עד שהמוצא של הDAC בעל ערך אנלוגי גדול או שווה ל V_A (ההדק החיובי של הקומפרטור). בזמן זה, הקומפרטור מוציא מוצא נמוך, דבר שחוסם את השעון (מוצא הAND יהיה 0 תמיד) ובכך עוצר את פעולת המונה.
- יחד אותו שנוכל להשוות אותו יחד *counter* הוא להמיר את מוצא ה-*DAC* לאות אנלוגי בכדי שנוכל להשוות אותו יחד עם V_A באמצעות מגבר השרת.
 - ג. ההגבר של מגבר שרת המחובר במשוב שלילי הינו:

$$V_{out} = \left(1 + \frac{R_f}{R_i}\right)V^+$$

:כאשר

$$V^{+} = \left(\frac{1}{2}D_3 + \frac{1}{4}D_2 + \frac{1}{8}D_1 + \frac{1}{16}D_0\right)V_{CC}$$

$$V_{out} = \left(1 + \frac{R_f}{R_i}\right)\left(\frac{1}{2}D_3 + \frac{1}{4}D_2 + \frac{1}{8}D_1 + \frac{1}{16}D_0\right)V_{CC}$$

(נקבל: $[D_3, D_2, D_1, D_0] = [1001]$ נקבל

$$V_{out} = \left(1 + \frac{R_f}{R_i}\right) \left(\frac{1}{2} + \frac{1}{16}\right) 5 = \frac{5 \cdot (8+1)}{16} \left(1 + \frac{R_f}{R_i}\right) [v] = 2.8125 \left(1 + \frac{R_f}{R_i}\right) [v]$$

:ועבור $[D_3, D_2, D_1, D_0] = [1111]$ נקבל

$$V_{out} = \left(1 + \frac{R_f}{R_i}\right) \left(\frac{1}{2} + \frac{1}{4} + \frac{1}{8} + \frac{1}{16}\right) 5 = \frac{5 \cdot (15)}{16} \left(1 + \frac{R_f}{R_i}\right) [v] = 4.6875 \left(1 + \frac{R_f}{R_i}\right) [v]$$

המתח המקסימלי במוצא המעגל מתקבל עבור הכניסה '1111', והוא שווה ל:


$$V_{out} = 4.6875 \left(1 + \frac{1}{51} \right) = 4.7794[V]$$

V' = 1.3[v] מכאן שנדרוש עבור


$$V_{out} \leq Anolog_{V_{CC}} - V' \quad \rightarrow \quad 6.079 \leq Anolog_{V_{CC}}$$

<u>שאלה 4:</u>

כעת נממש את המעגל שבשאלה:




נסמלץ ונקבל:



נשים לב כי המעגל אכן סופר עד 12 – עד המתח מוצא הכי גבוה שהוא יכול להוציא. בעת פולס ה RESET המעגל מתחיל לספור מחדש כפי שציפינו.


שאלה 5:



נסביר את פעולת המעגל:

המטרה היא לקבל בכניסה מתח אנלוגי ולקבל במוצא אות דיגיטלי אשר יתאר את מתח הכניסה. תחילה משתמשים במחלק נגדים על מנת לקבוע את מתח הסף בכניסת המינוס של כל אחד ממגברי השרת בהתאם לבחירת גודל הנגדים. מגבר השרת העליון יהיה בעל מתח הסף הגבוה ביותר, המגבר שמתחתיו בעל מתח סף נמוך יותר וכך הלאה – המגבר התחתון ביותר יהיה בעל מתח הסף הנמוך ביותר .להדק החיובי של מגברי השרת נכנסת כניסה אנלוגית ובכל אחד מהמשוונים מתבצעת השוואה בין המתח בהדק החיובי לזה שבהדק השלילי. במוצא כל אחד מהמשוונים נקבל מוצא גבוה אם ההדק החיובי גדול מההדק השלילי, ומוצא נמוך במקרה ההפוך. את שלושת מוצאי המשוונים נכניס לרכיב 74148. רכיב זה מתפקד Priority Encoder – במקרה ההפוך. את שלושת מוצאי המשוונים נכניס לרכיב 174148. רכיב זה מתפקד של המיקום הגבוה כלומר מקבל בכניסה מחרוזת דיגיטלית של שלושה ביטים ומוציא את הייצוג הבינארי של המיקום הגבוה ביותר בו נמצא ביט שערכו '1'. לכן, מוצא המערכת הוא 2 ביטים המתארים את הייצוג הבינארי של הערך האנלוגי של מתח הכניסה, כלומר קיבלנו רכיב ADC.

בור כניסת רמפה: A_0, A_1, A_2 נצייר בצורה סכימתית את המוצאים 5.2



ניתן לראות כי עבור כניסת רמפה המתחילה ממתח אנלוגי של 0[V]0 ועולה עד מעל למתח הסף של המשוון שהMSB העליון, נקבל את כל הערכים האפשריים עבור 2 bit Flash ADC. המוצא A_2 יהיה כבוי במצב זה כיוון שה הכי גבוה בכניסה הוא במקום B_1 1. לכן, כאשר מוצא המעגל יהיה A_2 1 ואילך, גם ביט A_2 2 יהיה דלוק.