فريق نون التطوعي - السنة الرابعة

المعالجات الصغرية و نظمها

الملحق السادس :

معالج 8086 و واجهة الادخال و الاخراج و الذواكر

قسم د.مازن محايري



كتابة : سالي السبسبي
تدقيق : عمر زين
تفريغ : ليلاس إدلبي-حنين احمد


قسم هندسة الالكترونيات والاتصالات
2026 - 2025

الفصل الثاني: أطراف المعالجات Pins

سندرس أطراف المعالجين 8086و8088 ولكن سنشرح على المعالج 8086 لأنه الأعم

في هذا المعالج يكون لدينا:

- *20bits address bus*
- *16-bit data bus*



أي كتفكير أولي سنحتاج إلى 36 طرف لجميعها ولكن هذا عدد كبير جداً لاسيما أن مهندسي شركة *intel* أرادوا حصر شريحة المعالج في 40 طرف فقط من أجل كل الوظائف

من أجل تقليل عدد أطراف المعالج يتم تجميع أطراف العنوان والداتا على نفس الطرف ويتم هذا من الطرف 0 إلى 15 فقط ويتم تجميع الأطراف الباقية مع *status* (الحالة الداخلية للمعالج) وبهذا نكون وفرنا عدد الأطراف بدل أن يكون لكل مدخل عنوان طرف

ولكن!!!!!

كيف ستمر العناوين والداتا من طرف واحد؟؟

يتم هذا عن طريق المشاركة الزمنية multiplexing حيث من أجل القراءة من الذاكرة نحتاج إلى أربع نبضات زمنية

من أجل الأطراف من 0 إلى 15: في النبضة الأولى يتم تمرير العنوان وتمر البيانات من نهاية النبضة الثالثة و بداية النبضة الرابعة

من أجل الأطراف من 16 إلى 19: في النبضة الأولى يتم تمرير العنوان ومن نهاية النبضة الثالثة وبداية النبضة الرابعة يتم تمرير الحالة الداخلية للمعالج




مثال بسيط لتوضيح الفكرة:

المشاركة الزمنية(Multiplexing) ، تشبه استخدام "مسار حافلات واحد" لنقل فئتين مختلفتين من الركاب ولكن في أوقات مختلفة !

ولكن!!!!!

عند التعامل مع بيانات أو حالة داخلية كيف يتم تخزين العنوان؟

يتم هذا عن طريق وضع ماسك خارجي يتم تفعيله عن طريق إشارة *ALE(Address latch enable)* أي تفعيل ماسك العناوين



(عند النبضة الأولى)يتم تمرير العنوان هنا تكون *ALE=1* وسيتم تخزين العنوان في هذا الماسك (عند بداية النبضة الرابعة) ستنتقل البيانات بينما تظل الذاكرة قادرة على رؤية العنوان على طول المدة الزمنية لأننا حافظنا على العنوان

بتات الحالة:

" البتات S_3 و S_4

تحديد المقطع تعتبر هذه أهم وظيفة لناقل الحالة بالنسبة للمراقبين الخارجيين للنظام. بما أن المعالج 8086 يستخدم ذاكرة تحوي مقاطع *(Segmented Memory)* ، فإنه يخبر العالم الخارجي من خلال هذين البتين عن نوع البيانات التي تتدفق الآن عبر ناقل البيانات (راسم إشارة مثلا) أي مع أي مقطع للذاكرة نتعامل:

S_4	S_3	Characteristics
0 (LOW)	0	Alternate Data (extra segment)
0	1	Stack
1 (HIGH)	0	Code or None
1	1	Data

البت S_5:

هذا البت هو نسخة طبق الأصل من راية المقاطعة *(IF)* الموجودة داخل سجل *(Flags Register)*.

الفائدة: يتيح للأجهزة الخارجية (مثل وحدات التحكم في المقاطعات) معرفة ما إذا كان المعالج "يسمع" طلباتهم حالياً أم أنه قام بحجبها برمجياً باستخدام أمر *CLI*.



ملاحظة: يتم تحديث قيمة S_5 في بداية كل دورة ناقل، مما يوفر تحديثاً مستمراً للحالةالأمنية للمقاطعات في النظام.

S_6S_7: بتات ثابتة القيمة:

حيث يبقى S_6 دائماً عند الصفر المنطقي(*Low*) ، و S_7عند الواحد المنطقي(*High*) وهو مخرج، وتستخدمها الأنظمة الخارجية أحياناً للتحقق من سلامة خطوط الاتصال بالمعالج.

S_0,S_1,S_2:

لا تخضع هذه الإشارات إلى المشاركة الزمنية. وهي تُشفر حالة الناقل (دورة الناقل الحالية) وتتوفر فقط في النمط الأقصى (*MAX mode*) لتستخدمها رقاقة متحكم الناقل.

شرح مفهوم النمط الأقصى والنمط الأدنى:

في المعالجات القديمة التي ندرسها في بعض الحالات لا يمكن لمعالج واحد أن يقوم بكافة الوظائف التي يقوم بها معالج واحد حديث الآن ، من أجل ذلك يتم ربط أكثر من معالج على اللوحة الأم نفسها ولتفعيل هذه الميزة هنا يظهر مفهوم النمط الأقصى والنمط الأدنى حيث:



Max mode: من أجل التعامل مع عدة معالجات

Min Mode: من أجل التعامل مع معالج واحد

لدينا مداخل *MN/#MX* (ملاحظة: # أي انه فعال عند الصفر *Active low*)

عندما يكون على هذه الطرف:

1: *min mode*

0: *max mode*

إشارة الـ*#BHE* ودمجها مع (S_7) في 8086

في معالج 8086 (الذي يمتلك ناقل بيانات 16-بت)، توجد إشارة تسمى *Bus High Enable (#BHE).*

الوظيفة: تُستخدم هذه الإشارة مع بت العنوان الأقل أهمية A_0 لتحديد ما إذا كان المعالج يريد القراءة/الكتابة من البايت العالي (الأطراف $D_8 - D_{15}$) أو البايت المنخفض (D_0-D_7)أو كلاهما معاً (كلمة كاملة 16-بت)

التوقيت والدمج :تظهر إشارة *BHE#* في بداية الدورة الزمنية (T_1 *Time State*) ليتم مسكها عبر *Latch* ، ثم يتحول نفس الطرف لإعطاء قيمة البت الاحتياطي S_7 في بقية الدورة .هذا الدمج هو ما سمح لشركة *Intel* بالمحافظة على عدد أطراف قليل رغم تعقيد العمليات.

يتم التحكم بالمعالج الدقيق بتوقيت تدفق البيانات وتنسيقه مع المكونات الخارجية عبر ثلاثة أطراف أساسية:

مخارج إشارات تحكم القراءة والكتابة :*RD#/WR#*

عندما يريد المعالج سحب كود أو بيانات من الذاكرة أو المنافذ، يقوم بتفعيل خط *RD#* (يجعله 0)، فتفتح الذاكرة بواباتها وتخرج البيانات على الناقل

عندما يريد المعالج حفظ بيانات، يفعل خط *WR#*(يجعله 0)، لتفهم الذاكرة أن البيانات القادمة إليها معدة للتخزين ملاحظة أن طرف WR# يختفي في النمط الأقصى.(*MAX mode*)

ملاحظة: لدينا إشارات تحكم داخلة إلى المعالج وليست خارجة منها

Ready input(مدخل) :

بفرض كل $T = 200\mu s$

يجب أن تكون الذاكرة جاهزة لاعطاء الداتا بعد $600\mu s$ أي بنهاية *73* بداية *74*

بفرض زمن الوصول الخاص بالمعالج $Accesse\ time\ =\ 600\mu s$وهو زمن المستغرق لوصول من العنوان إلى الداتا (نحصل عليه من الداتا شيت للمعالج) أي أننا سنستغرق ثلاث نبضات لنصل إلى الداتا

بفرض أن المعالج يتأخر و من أجل حل المشكلة الناتجة عن هذا التأخير

نوصل دارة مع المعالج تفحص نهاية *72* يأخذ المدخل قيمة 1 في الوضع الطبيعي (دون تأخير) و عندماتكون تساوي الصفر يدخل المعالج في حالة *Wait state* (حالة انتظار أي لا يذهب إلى *73*) عندها يتم إضافة نبضة زمنية إضافية T_{wait} وبمجرد وصول الداتا إلى المعالج يصبح الجهد على طرف *Ready* يساوي الواحد وهنا يخرج المعالج من حالة الانتظار ليتابع عمله

المقاطعة:

يوجد في معالجات انتل 256 برنامج لخدمة المقاطعة (برنامج خاص بالكيبورد وبرنامج خاص بالطابعة وهكذا..)


INTR(مدخل مقاطعة يمكن تجاهلها Input:

ينظر المعالج إلى سجل ال *flags* الداخلي لديه؛ فإذا وجد أن البرنامج سمح بالمقاطعات عبر أمر *STI* أي أن فلاغ *(IF = 1)*، سيتوقف المعالج بعد إنهاء الأمر الحالي مباشرة. يقوم المعالج بارسال نبضة هابطة *(Low)* عبر الطرف رقم 24 *(#INTA)* المسمى *(Interrupt Acknowledge)*. وهو مخرج *output*.

NMI: (مدخل مقاطعة لا يمكن تجاهلها) input

هناك أحداث حاسمة تحدث دون اذن المبرمج مثل هبوط مفاجئ في تيار الطاقة الكهربائية أو خطأ جسيم في رقاقات الذاكرة *(RAM)*. يتم توصيل هذه الكوارث بـ الطرف رقم 17 *(NMI)*. بمجرد صعود الإشارة على هذا الطرف، يتجاهل المعالج تماماً حالة الراية *IF* حتى لو كان المبرمج قد كتب أمر *CLI* لإغلاق المقاطعات. يقفز المعالج فوراً وبشكل إجباري إلى عنوان ثابت في الذاكرة مخصص للكوارث وهو *Vector 2*، والذي يحتوي عادةً على كود لإنقاذ ما يمكن إنقاذه (مثل حفظ البيانات الحالية بسرعة في الذاكرة المستدامة قبل انطفاء الجهاز ثانياً).

Test input:



العمليات الحسابية التي يقوم بها معالج 8086 هي عمليات حسابية محدودة (الجمع والطرح والضرب والقسمة) ولكن عند تقسيم عددين ناتجهما رقم عشري لا يعطي الا رقم صحيح من أجل ذلك يتم ربط معالج رياضي مساعد مع المعالج الأصلي *8087 Math processor*

شرح العملية بالتفصيل:

ومن أجل تنظيم البيانات وعدم تداخلها نستعين بطرف *#Test* الذي يقوم بدوره على الشكل التالي:

يتم وصل خرج المعالج الرياضي مع طرف *test* في المعالج الأصليفي حال كانت العملية الحسابية معقدة وتحتاج إلى وقت إضافي يرسل المعالج الرياضي إشارة جهد مرتفع (واحد منطقي) إلى المعالج الأصلي عن طريق مدخل الاختبار ينفذ المعالج الأصلي أمر *walt* مم يؤدي إلى توقف المعالج الرئيسي عن العمل إلى أن تصبح الإشارة على طرف *test* منخفضة (صفر منطقي) عندها يصبح المعالج الرياضي جاهز لاستقبال التعليمات الجديدة

تتمة الفصل الثاني Ch2:

سنكمل بشرح أطراف معالجات 8086و8088

مدخل CLK:

هو المسؤول عن تزويد المعالج بنبضات الساعة ليتزامن عمل كل المكونات الداخلية معه.

مدخل اختيار الوضع minimum mode\#maximum mode:

عندما يكون على هذا المنفذ صفر يكون في النمط الأعلى وعندما يكون عليه واحد يعمل في الطرف الأدنى

ملاحظة: نفعل الوضع الأدنى عندما يكون لدينا معالج واحد فقط في النظام وتفعل الوضع الأقصى عندما نريد لأكثر من معالج أن يعمل في النظام

مخرج BHE(Bus High Enable):

معالج 8086 ينقل البيانات بعرض 16 بت، مقسمة إلى بايت منخفض - Low Byte) أول 8 بت (وبايت عالي - High Byte) آخر 8 بت .(عندما يريد المعالج التعامل مع البايت العالي في الذاكرة، فإنه يُفعّل إشارة BHE# (تصبح صفر لأن فوقها خط # أو.(Active Low

معالج 8088 أرخص تكلفة وأصغر، وممر البيانات الخارجي له هو 8 بت فقط، لذلك ينقل البيانات على مرحلتين ولا يحتاج أبداً لإشارة تمكين البايت العالي، ولهذا استُبدلت هذه الإشارة بإشارة أخرى هي .IO/#M

ملاحظة: كلمة MUXed (Multi-plexed) تعني أن هذا الدبوس مشترك؛ يخرج إشارة BHE# في بداية الدورة، ثم يتحول لإخراج إشارة الحالة S7 لاحقاً لتوفير عدد الدبابيس في المعالج.

مدخل Reset:

يعيد ضبط المعالج (يعيد تشغيل الكمبيوتر). يتسبب في بدء تنفيذ المعالج للتعليمات عند العنوان المحدّد (FFFF0Hوهو بداية آخر 16 بايت من ذاكرة القراءة فقط ROM في أعلى الذاكرة الإجمالية البالغة 1 ميجابايت (بعد تعطيل مقاطعات دخل) INTR مسح راية المقاطعة .(CLR IF يجب الإبقاء على هذا الدخل مرتفعاً (High) لمدة 50 ميكرو ثانية على الأقل، ويتم فحص قيمته بواسطة المعالج عند الجبهة الصاعدة للساعة

إشارات النمط الأدنى minimum mode signals :

مخرج M/#IO أو IO/M#: يوضح ما إذا كان العنوان الموجود على ممر العناوين (Address Bus) هو عنوان ذاكرة أم عنوان جهاز إدخال/إخراج .(I/O) بالنسبة لمعالج 8088، إذا كانت القيمة

$IO/\#M = 0$ فهذا يعني عنوان ذاكرة، وإذا كانت القيمة $IO/\#M = 1$ فهذا يعني عنوان جهاز إدخال/إخراج.

إشارة خرج الكتابة *#WR*:

عندما تنخفض هذه الإشارة إلى الصفر، فإن المعالج يخبر الذاكرة أو جهاز الـ *I/O* المحيط به: "لقد وضعت بيانات جاهزة على ممر البيانات، قم بأخذها وحفظها الآن."

مخرج المقاطعة *#INTA*:

يصبح عليها صفر منطقي عندما يتم طلب مقاطعة من مدخل المقاطعة *INTR* وعند تلقي الجهاز هذه الإشارة، يقوم بإرسال كود خاص (رقم المتجه) عبر ممر البيانات. هذا الرقم يمثل مؤشراً أو "عنواناً" يوجه المعالج إلى برنامج صغير مخزن في الذاكرة يُعرف بـ روتين خدمة المقاطعة *(ISR)* ، وهو البرنامج الذي يحتوي على التعليمات اللازمة للتعامل مع هذا الجهاز المحدد وتلبية طلبه.

مخرج *ALE(Address Latch Enable)*:

يشير إلى أن ممر *AD* المشترك *(Muxed)* يحمل الآن عنواناً سواء للذاكرة أو لـ *I/O)*. تستخدم هذه الإشارة لربط (مسك/حفظ) هذا العنوان في دائرة خارجية قبل أن يقوم المعالج بإزالته.

مخرج اتجاهات البيانات *DT/#R*:

يوضح ما إذا كان ممر البيانات يقوم بإرسال (إخراج) البيانات *(يساوي الواحد)* أم باستقبال (إدخال) البيانات(يساوي الصفر) . تستخدم هذه الإشارة للتحكم في المخازن المؤقتة الخارجية ثنائية الاتجاه *(Bidirectional Buffers)* المتصلة بممر البيانات.

مخرج تمكين البيانات *#DEN*:

يكون نشطاً عندما يحمل ممر *AD* المشترك بيانات وليس عناوين. يُستخدم لتفعيل مخازن البيانات الخارجية

مدخل *HOLD*:

في بعض الأحيان، تريد أجهزة سريعة جداً (مثل كارت الشاشة أو القرص الصلب) نقل البيانات إلى الذاكرة مباشرة دون تضييع وقت المعالج في نقلها بايت تلو الآخر، وهو ما يسمى *DMA*. حيث يرسل متحكم الـ *DMA* إشارة *High* إلى دبوس *HOLD* في المعالج طالباً منه: "تنحى جانباً وامنحني السيطرة."

يستجيب المعالج عبر فصل دبابيس ممراته داخلياً إلكترونياً (تصبح كأنها سلك مقطوع كهربائياً أو ما يسمى *(High-Z state)* مما يتيح للجهاز الآخر قيادة الممرات بحرية كاملة دون حدوث ماس كهربائي مع المعالج.

مخرج *HLDA(Hold Acknowledge)*

ويعلن أن المعالج قد دخل بالفعل في حالة التثبيت/الانتظار *(Hold State)* استجابةً لإشارة *HOLD*.

مخرج الحالة *SS0#* (موجود فقط في معالج 8088)

مكافئ لخرج الحالة *S0* في الوضع الأقصى *(Maximum Mode)*. يُستخدم بالاشتراك مع *IO/#M* و *DT/#R* لفك تشفير دورة الممر الحالية.

IO/M	*DT/R*	*SS0*	*Function*
0	0	0	Interrupt acknowledge
0	0	1	Memory read
0	1	0	Memory write
0	1	1	Halt
1	0	0	Opcode fetch
1	0	1	I/O read
1	1	0	I/O write
1	1	1	Passive

<- *0 0* إقرار مقاطعة.(Interrupt Acknowledge)

<- 1 0 0 قراءة من الذاكرة.(Memory Read)

<- *0* 1 0 كتابة في الذاكرة.*(Memory Write)*

<- *0 1 1* حالة توقف التجهيز.*(Halt)*

<- *1 0 0* جلب كود التعليمة.*(Opcode Fetch)*

<- *1 0 1* قراءة من جهاز إدخال/إخراج.*(I/O Read)*

<- *0* 1 1 كتابة في جهاز إدخال/إخراج.*(I/O Write)*

<- *1 1 1* لا توجد عملية.*(Passive)*

النظام متعدد المعالجات Multi-processor




FIGURE 13–14 A block diagram illustrating the shared and local buses.

إذا كانت هناك عدة معالجات تحاول القراءة والكتابة من نفس الذاكرة ونفس الممر في نفس الوقت، سيبطئ النظام بأكمله. لذلك تم تقسيم النظام هندسياً إلى مستويين:

1. المستوى المحلي (Local Level)

- المكونات: كل معالج تابع (Bus slave) يمتلك ممرًا محليًا خاصًا به ينتهي بذاكرة محلية (Local memory) وأجهزة إدخال وإخراج خاصة به (Local I/O).
- آلية العمل: عندما يقوم المعالج بتنفيذ وظائفه الاعتيادية (مثل جلب الحسابات الروتينية أو الكود الداخلي)، فإنه يظل محصوراً داخل ممره المحلي. هذا يعني أنه لا يزعج بقية المعالجات ولا يشغل الممر الرئيسي للنظام، مما يسمح لجميع المعالجات التابعة بالعمل بالتوازي (في نفس اللحظة) دون أي تأخير.

2. المستوى المشترك (Shared Level)

- المكونات: يتكون من الممر المشترك (Shared Bus)، وتتصل به الذاكرة المشتركة (Shared memory) وأجهزة الـ I/O العامة، ويشرف عليه المعالج الرئيسي (Bus master).
- آلية العمل: الذاكرة المشتركة تُستخدم كمنطقة تبادل بيانات مشتركة (Mailbox) بين المعالجات. عندما يحتاج أحد المعالجات التابعة إلى إرسال نتائج عمله للمعالج الرئيسي أو لمعالج آخر، فإنه يطلب الإذن للخروج إلى الممر المشترك.

3. التزامن وساعة النظام (Clock & Sync)

- في الأنظمة المتعددة، من الكارثي أن يعمل كل معالج بتوقيت مختلف عن الآخر. لذلك، يوجد مولد ساعة واحد رئيسي (Clock Generator) يغذي المعالج الرئيسي

(Master)، ويرسل إشارة تزامن (Sync) عبر الدوائر الملحقة بالمعالجات التابعة (المربعات الزرقاء بجانب كل معالج) لضمان أن النبضات الكهربائية وخطوات المعالجة متوافقة تماماً بزمن نانو-ثانية واحد عبر النظام بأكمله لتفادي تصادم البيانات.

إشارات النمط الأقصى maximum mode signals:

يتخلى المعالج عن توليد إشارات التحكم العادية بنفسه، ويستعين بشريحة خارجية مساعدة تُدعى 8288 Bus Controller.

إشارات خرج الحالة S2#/S1#/S0#:

تقوم بتشفير نوع دورة الممر الحالية. تُستخدم بواسطة متحكم الممر 8288 Bus Controller والمعالج المساعد الرياضي 8087 coprocessor

$\overline{S2}$	$\overline{S1}$	$\overline{S0}$	Function
0	0	0	Interrupt acknowledge
0	0	1	I/O read
0	1	0	I/O write
0	1	1	Halt
1	0	0	Opcode fetch
1	0	1	Memory read
1	1	0	Memory write
1	1	1	Passive

قوم المعالج بإخراج كود مختصر مكون من 3 بتات عبر هذه الدبابيس في بداية كل دورة ممر.

خطوط RQ/GT1#, RQ/GT0#:

خطوط ثنائية الاتجاه لطلب ومنح الوصول إلى الممر (Request/Get). تُستخدم في الأنظمة متعددة المعالجات. الخط RQ/GT0# له أولوية أعلى أي أن المعالج المساعد (مثل معالج الرياضيات 8087) يستخدم نفس السلك لإرسال نبضة طلب للممر RQ#، ويرد عليه معالج 8086 بنبضة موافقة ومنح للممر GT# عبر نفس السلك.

مخرج القفل LOCK#

يتم تفعيله طوال فترة تنفيذ تعليمات المعالج التي تحتوي على بادئة الـ LOCK. يمكن استخدامه لمنع المعالجات الأخرى من استخدام ممرات النظام المشتركة للوصول إلى الذاكرة أو الـ I/O المشترك أثناء تنفيذ هذه التعليمات، مثل LOCK : MOV AL,[SI]

إشارات خرج حالة الطابور QS0,QS1:

توضح حالة طابور التعليمات الداخلي *(Instruction Queue)* (الجدول 7-9). تُستخدم بواسطة المعالج المساعد 8087 ليبقى على تزامُن دائم وخطوة بخطوة مع معالج 86/8088.

QS1	QS0	Function
0	0	Queue is idle
0	1	First byte of opcode
1	0	Queue is empty
1	1	Subsequent byte of opcode


-> 0 0 الطابور عاطل.*(No operation)*

-> 0 1 يتم الآن قراءة أول بايت من كود التعليمة.*(First byte of opcode)*

-> 1 0 الطابور فارغ تماماً.*(Queue is empty)*


-> 1 1 يتم قراءة البايتات اللاحقة التابعة للتعليمة.*(Subsequent byte)*

دارة توليد النبضات وإعادة الضبط Reset ,Clock



سنشرح كل جزء في هذه الدارة: ((الشرح للفهم وغير مطلوب في الامتحان))

X1,x2: يتم فيها توصيل الكريستالة لتوليد نبضات الساعة لتنفيذ الأوامر داخل المعالج و تم هذا نتيجة درجة التكامل القليلة بين المعالج ودارة 8284A تم ربط هذه الكريستالة على دارة مستقلة



يوجد داخل الدارة 8284A حيث تقوم الدارات الداخلية بتقسيم هذا التردد لتوليد ثلاث إشارات مختلفة clk,pclk,osc

Clk : عند هذا الطرف يتم تقسيم تردد الكريستالة الأساسي على 3 . وهذا هو المستخدم بشكل أساسي في معالجات 8086.

Pclk: عند هذا الطرف يتم تقسيم التردد على 6 . يستخدم هذا الطرف عادةً لتفعيل الملحقات بالمعالج التي تعمل عند ترددات أقل .

Osc : تعطي تردد الكريستالة نفسه ويستخدم عادة للفحص والمزامنة الخارجية.

الطرف F/C : يحوي داخل الشريحة ناخب . حيث عندما يكون على الدخل 1 : يتم أخذه من مصدر التردد الأساسي للمعالج مثال : عند وصل معالجين مع دارة 8284A واحدة لأجل استخدام كريستالة واحدة لمعالجين واذا كان 0 (مربوط بالأرض) : يكون مصدر التردد هو الكريستالة المتصلة ب x1,x2 وليس إشارة تردد خارجي جاهزة

طرف CSYNC: يستخدم هذا الطرف لمزامنة وتطابق الطور بين المعالجات عندما نتعامل مع أكثر من معالج صغري


لتوضيح الفكرة السابقة (للفهم):

في الأنظمة الحاسوبية نعتمد على أكثر من معالج للعمل لذلك من الممكن أن نحتاج إلى أكثر من شريحة 8284A ونتيجة تأخير زمني داخل بعض العدادات يحدث إزاحة في الطور ولحل هذه المشكلة نفعل طرف CSYNC الذي يقوم بتصفير وإعادة ضبط جميع العدادات الداخلية الموجودة داخل 8284A المسؤولة عن تقسيم التردد

دارة Reset :

نميز حالتين لعمل هذه الدارة :

عند تشغيل الجهاز:




يكون بالبداية المكثف فارغ والجهد عند النقطة المشتركة بين المقاومة والمكثف 0 فولت وعندما يتم إعطاء إشارة *Reset* للمعالج للاستعداد لإقلاع عندها يبدأ شحن المكثف بشكل تدريجي عبر منبع الجهد *5v* المار بالمقاومة *10k* ولكن هذا الشحن البطيء قد يؤدي إلى أخطاء في المعالجة من أجل ذلك يتم وضع قادح شمت داخل الشريحة *8284A* يعمل عند العتبة التالية:

اذا كانت عتبة الجهد *1.05v* سيعطي صفر منطقي فتصبح إشارة *Reset* واحد منطقي ليبقى المعالج في حالة سكون حتى استقرار التغذية ونتيجة قرار هذا القادح يتم توليد إشارة مربعة تتم مزامنتها مع النبضة الساعة

وعندما يصبح الجهد *2.6v* فما فوق يصبح على الدخل 1 منطقي أي 0 عند *Reset* وهنا يبدأ عمل المعالج بشكل سليم.

عند إطفاء الجهاز:

يكون المكثف مشحون ولكن عند ضغط زر إعادة الضبط يتم تفريغ المكثف بأجزاء من الميللي ثانية.



ملاحظة 1: وظيفة الديود هنا هي الحماية والتحضير السريع سيعمل هذا الديود عند حالة تفريغ المكثف لتتم العملية بسرعة كبيرة

ملاحظة 2 :تعتبر $50\mu s$ الزمن الاجباري الذي يجب ان يبقى المعالج فيها مطفئ (يتم في هذا الزمن تمديد جميع عناصر اللوحة الأم بالكهرباء لتستقر عند 5 فولت بعدها يبدأ المعالج بعمله بشكل سليم

ملاحظة(3): نلاحظ من رسم الإشارة في الأسفل كيف تحولت الإشارة التماثلية القادمة من المكثف إلى إشارة رقمية تدخل إلى المعالج

دارة *Ready* :

نعلم من المحاضرة السابقة أن المعالج له طرف *Ready* عندما يكون على طرفه 1 يعمل المعالج بشكل طبيعي (تنفيذ *bus cycle*)وعندما يكون 0 يدخل المعالج في حالة انتظار

ويتم توليد هذه الحالة باستخدام مسجل إزاحة *(shift register 164)* وسنشرح كيف سيتم ذلك :


ملاحظة هامة: اذا كان لدي مسجل الازاحة 8بت يكون لدينا سبع حالات انتظار والسبب أننا لو وضعنا jumper (هو الخط يلي واصل بين QB و1 في الدارة)عند البت ذي الدليل 0 لم يتولد لدينا حالة انتظار .

من الممكن أن يأتي في الامتحان اشرح من أجل حالتين انتظار.



في الحالة العامة دون حالات انتظار :

بفرض معالج 8086 من أطراف للكتابة والقراءة والمقاطعة يتم وصلها إلى دخل بوابة *NAND* حيث في هذه الحالة (دون حالات انتظار)تعطي هذه المداخل 1 منطقي ليكون خرج بوابة*NAND* صفر منطقي مما يؤدي إلى تصفير جميع بتات مسجل الازاحة 164 ومنه يعطي على مدخل بوابة*OR* الثاني 0 والمدخل الأول هو مدخل *RD* واحد منطقي يكون على خرج بوابة *OR* واحد منطقي ليصبح على مدخل *RDY1* واحد (غير مفعل ولا يحتاج حالات انتظار)




عندما نحتاج حالات انتظار:

عندما المعالج يعالج القراءة تصبح على طرف *#RD* صفر منطقي مم يؤدي إلى دخول 1 الى مسجل الازاحة من مدخل *serial I\P* عند ورود نبضة ساعة (حافة صاعدة) وتتم عملية الازاحة بعد كل نبضة ساعة لنصل الى طرف *Q* الذي يحوي *Jumper* (وهو السلك الواصل بين طرف *Q* المطلوبةودخل بوابة*OR* الثاني)

في مثالنا فرضنا اننا نريد حالة انتظار واحدة فقمنا بوضع *Jumper* عند *Q1* وسيصبح على خرج بوابة*OR* صفر منطقي ومدخل *Ready* ممّ يؤدي الى الدخول في حالة انتظار.. وتمثل هذه العملية رياضيا من خلال العلاقة:

$$RDY1 = Selected\ Q + \#\ RD$$

تذكير:(#)تعني أنه فعال عند الصفر المنطقي active low




كما في الشرح السابق نرى في هذا الشكل وضوحاً

الإزاحة لليمين بعد كل نبضة ساعة في كل Q

عزل ممرات المعالج 8086

توضح هذه الدارة كيفية توصيل المعالج *8086* بالـ *Buses* الخارجية في الأنظمة المعقدة من خلال فصل الإشارات المشتركة وعزلها لحمايتها وزيادة قدرتها على القيادة *(Fan-out)* ، وذلك باستخدام المكونات التالية ((سهلة لا تخافوا من الشكل 😅😅))



دارة 244: تمثل بفر يقوم بتقوية التيار المار بمداخل *M/#IO,#RD,#WR* لأنها ستتوزع لأكثر من مدخل

دارة :373 تمثل *Latches* وبفرات بنفس الوقت لاستخراج العناوين عندما يصبح *ALE=1*
تحتاج الى 3 دارات 373 لاستخلاص هذه العناوين في معالج 8086

دارة 245 :تستخدم لاستخلاص الداتا .تحتاج الى دارتين حيث نعلم ان الداتا تسير باتجاهين إما من المعالج الى الذاكرة أو بالعكس . ومن أجل هذا لدينا الطرف *DT/#R* عندما يكون عليه 0 يكون على الداتا خارجة من الذاكرة الى المعالج وإذا كان 1 تكون الداتا خارجة من المعالج إلى الذاكرة


ولدينا طرف *#DEN Data enable* عند الصفر يكون على الخطوط داتا أما إذا كان 1 هذا يعني اما يوجد عنوان او لا يوجد شيء ةلا داتا ولا عنوان

ملاحظة : مداخل output enable OE نلاحظ أنها موصولة على الأرضي ويوجد على المدخل عاكس هذا يعني اننا نريد الخرج فعال دوماً

ملاحظة2 : OE هي نفسها G لهما نفس الوظيفة

ملاحظة3 : يتم تجهيز هذه الدارات خارج المعالج في المعالجات القديمة مثل 8088 , 8086 ولكن في المعالجات الحديثة أصبحت هذه الدارات موجودة ضمنياً داخل المعالج الأساسي .

BUS Timing (in general)



يمثل الشكل المجاور مفهوم *Busycle* الذي تحدثنا عنه سابقا

Clk : نبضة الساعة وهي عبارة عن اربع نبضات

T1 : يتم فيها استخراج العنوان

T2 : تفعيل إشارة تحكم

نهاية *T3* بداية *T4* : تظهر الداتا

بفرض ان المعالج يعمل بتردد *5MHZ* يكون زمن *T* الواحدة

$$T = \frac{1}{5MHz} = 200ns$$

$$Bus\ Cycle = 4 \times T = 800ns$$

أي ان المعالج يحتاج الى *800ns* لينفذ المعالج عملية قراءة او كتابة في الذاكرة

سرعة جلب البيانات :


$$Fetch\ Rate = \frac{1}{800ns} = 1.25M/sec$$

ملاحظة : يمكن للمعالج أن ينفذ2.5 مليون أمر ولكن لا نستطيع جلب إلا 1.25 مليون في الثانية وتحل المشكلة هذه عن طريق تقنية pipelining (خطوط الأنابيب)

تحليل دورة القراءة :

T1 : اذا كان *IO\#M=1* في المعالج *8088* يعني ان العنوان سيقرأ من منفذ خارجي

واذا كان *D1/#R=0* سيتم استقبال العنوان من المنفذ الخارجي الى المعالج عبر دارات 245 ومنه يتم ارسال العنوان من المنفذ تمسكه دارات 245




T2: في بداية هذه النبضة يصبح الاسلاك عائمة *floatsbus* أي لايوجد لا داتا ولا عنوان وتصبح إشارة *#RD* صفر منطقي لإعطاء أمر قراءة الداتا القادمة الى المعالج

T3: يتم ضخ الداتا من المنفذ على الممر المشترك الذي أخلاه المعالج

T4: عند حافة هذه النبضة يتم ادخال البيانات الى مسجلات المعالج ويصبح على *#RD* واحد منطقي لتنتهي عملية القراءة

تحليل دورة الكتابة :



عند*T1*: نلاحظ من شكل إشارة *IO\M* أن المعالج يريد الكتابة في منفذ خارجي لأن عليها 1 منطقي ونلاحظ أن *D1/#R=1* أي أن الإشارة تذهب لدارة 245 ليتم ضخ العنوان

T2: لا يوجد مساحة عائمة وانما يتم سحب العنوان وضخ الداتا فورا

ونلاحظ ان *#WR* سينزل الى الصفر المنطقي لاعطاء إنذار للذاكرة أن الداتا التي على الخط هي التي يجب تخزينها .

T3: يتم في هذه النبضة تثبيت الجهد الكهربائي واستقرار البيانات .

T4: عند ارتفاع إشارة *WR#* من صفر الى واحد منطقي يحدث انقاص للبيانات على الممر

الفصل الثالث Ch3

ذاكرة *EPROM 2716*


هي ذاكرة للقراءة فقط تكون سعتها:

2K X 8

حيث *2K* عدد الصفوف و 8 العرض

ومعرفة عدد خطوط العنونة اللازمة

$$2^{10} \times 2^{1} = 2^{11} = 11\ Addressbus$$



-ولكن!!!

من الصعب تصنيع هذه الشريحة بـ 2048 صف وعرضها 8 نتيجة لصعوبة التصنيع نستعمل مفكك ترميز 256×8 ندخل فيه 8 خطوط عنونة حيث *decoder x* يحدد في أي صف يوجد البايت المطلوب

ومن أجل 8×3 يحدد *decoder Y* في أي عامود يوجد البايت المطلوب

((تقاطع السطر مع العمود يحدد البايت المطلوب))

حيث السطر الواحد 8 كلمات كل كلمة 8 بت .للحصول على كلمة معينة : يتم وصل كل بت بناخب *MUX* أي تحتاج 8 نواخب مثال الناخب الأول يمكن ان يخرج البت رقم1 ذو الوزن 2 من الكلمات الثمانية .


ذاكرة DRAM (البنية الداخلية لذاكرة DRAM):

تكون سعة هذه الذاكرة *256K *1bit*

$$2^{8} \times 2^{10} = 2^{18} = 18\ bit\ addressbus$$



نلاحظ ان هذه الذاكرة طولها 2^{18} وعرضها بت ومن الصعب تصنيعها من اجل ذلك تم ترتيب الذاكرة داخليا لتصبح بالشكل التالي :



$256 \times 256 \times 4$أي عبارة عن اربع مصوفات 256×256 تكون الية عملها على الشكل التالي :

بما انه لدينا 18 خط عنونة نأخذ 8بت لعنوان الصفوف تأخذ مفكك ترميز 8×256 $decoder$ لتفعيل صف واحد (ولكن عند تفعيل صف في قسم واحد سيتم تفعيل نفس الصف في الأقسام الأربعة في نفس الوقت) ومن اجل عنوان العمود أيضا ناخذ 8 بت تدخل الى *select column* لتحديد عمود واحد وأيضا يتم تفعيل العمود نفسه في الأقسام الأربعة في نفس الوقت

يبقى لدينا 2 بت من بتات حيث 1 بت تم أخذه من *ROW Latch*(ماسك الصف)و1 بت آخر تم أخذه من *Column Latch* (ماسك العمود) لتكون مداخل انتقالية للناخب الصغير في الشكل *MUX*)3) والبت المتبقي من كل قسم من عنوان العمود تخرج هذه الـ 4 بتات بالتوازي لتكون مداخل لهذا الناخب ليكون الخرج أحد هذه المداخل وتكون عندها حصلنا على البت المطلوب من القسم المحدد بصفه وعموده .

DRAM Refreshing :

نعلم أن دارة *DRAM* تحوي بداخلها مجموعة من المكثفات الصغيرة كل منها مسؤول عن تخزين1 بت ولكن وجد المصنعون أن الحد الأقصى المسموح به لترك المكثف دون إعادة تسخين هو *4ms* والا سيتم تفريغ الشحنة وضياع البيانات .

كيف تتم عملية الإنعاش ؟

بما أننا نملك في الشريحة 256 صف تحتاج شحن ونحتاج إلى *4ms* لإنعاش الصف كامل ولدينا زمن فاصل بين انعاش كل صف .ولحساب زمن هذا الفاصل :

$$Refresh\ interel = \frac{4ms}{256} = 15.620\mu S$$

الإنعاش في المعالجات القديمة و الحديثة :

في المعالجات القديمة مثل معالج 8086 وهو معالج بطيء يحتاج إلى 4 نبضات لتعطي تعليمة واحدة حيث نعلم ان كل نبضة زمن $0.2\mu s$ والدورة الكاملة تحتاج زمن $0.8\mu s$ومنه تكون ضريبة الأداء

$$\text{الضريبة} = 0.8\mu s/15.6\mu s \cong 5.1\,\%$$

أي ان المعالج يضيع 5% من طاقته لشحن المكثفات

ومن أجل المعالجات الحديثة مثل معالجات بنتيوم4 زاد التردد و أصبح من مرتبة الغيغا وأصبح بإمكاننا تنفيذ تعليمة بنبضة واحدة يكون زمنها *0.33ns*

لحساب الضريبة :

$$\text{الضريبة} = 0.33ns/15.6\mu s = 0.2\%$$

ومنه نستنتج كلما زادت سرعة المعالجات أصبحت الضريبة شبه معدومة







الفصل الرابع Ch4:

تعليمات المداخل و المخارج :

المعالج يتعامل بأربع تعليمات:

IN : يمرر المعالج البيانات من المنفذ الى المراكم

OUT: نسخ محتويات المراكم وارسالها الى المنفذ

ملاحظة هامة : هاتين التعليمتين تقومان بالقراءة والكتابة من المسجلات (EAX , AX, AL) حيث:

نستخدم AL : عندما يكون عرض المنفذ 8 بت.

و AX : عندما يكون عرض المنفذ 16 بت.

و EAX : عندما يكون عرض المنفذ 32 بت.

مثال على تعليمة ادخال وإخراج :

IN AL, Address of port

OUT address of port,AL

حيث address of port مسجل طوله 16 بت ويكون عدد عناوين المنافذ 64KB وهو عدد كافي جداً

يمكن وضع *address of port*

إما:بشكل فوري بشرط أن يكون طولها 8بت مثال لدينا:

IN AX , 20H *(طول العنوان 8 بت يمكن وضعه بشكل مباشر في المسجل)*

أو: نضع مسجل *DX* مهما يكون طول العنوان مما يعطي ديناميكية أكثر في العمل مثال:

IN AX , DX (يتم وضع *20H* داخل المسجل *DX* 0020 *(16 Bit)*

تعليمات ادخال/اخراج النص *INS,OUTS(input string,output string)*:

تعليمة *INSB*: يأخذ المعالج الداتا من المنفذ إلى المقطع الإضافي في الذاكرة *Extra segment* عند العنوان(*DI*)

OUTSB: يتم استخراج الداتا من الذاكرة من مقطع الداتا *data segment* إلى المنفذ *port* ويتم قراءة العنوان من *source index (SI)* ومن ثم يذهب بالعنوان إلى المسجل *DX* ومن أجل زيادة عدات مؤشرات *DI,SI* من أجل العنوان التالي يتم هذا عن طريق عملية *Direction flag* حيث إذا كانت:

DF=0: تحدث زيادة تلقائية


DF=1: يحدث إنقاص تلقائي (قراءى الذاكرة من النهاية للبداية)

INSW/OUTSW: تستخدم هذه التعليمات لنقل كلمة 16 بت

INSD/OUTSD: تستخدم هذه التعليمات لنقل كلمة 32بت

واجهة ادخال أساسية 8 بت

(سؤال دورة)عملية قراءة بايت كامل سنشرح كل قسم في هذه الدارة :



نلاحظ لدينا 8 مفاتيح كل مفتاح موصول بمقاومة رفع داخلية *Pullup* لضمان الاستقرار الكهربائي ونميز حالتين :

عندما يكون القاطع مفتوح يمر *5v+* عبر جهد التغذية إلى دخل العازل

عندما يكون القاطع مغلق يذهب الجهد *5v* الى الأرضي ليصبح على دخل العازل صفر منطقي .

دارة 244 (دارة عازل بفر): ميزة هذه الدارة أنه عندما يكون المعالج مشغول بعملية معينة يصبح على المداخل *1G , 2G* واحد منطقي في هذه الحالة ****مخارج الدارة كهربائياً

سؤال : ماذا يحدث عند إعطاء أوامر القراءة للمعالج عبر تعليمة *IN, AL, DX*؟


1- يضع المعالج العنوان على ممر العناوين

2- تخرج من المعالج إشارة القراءة*

3- يدمج الديكودر العنوان مع إشارة القراءة لتعطي جبهة هابطة على طرف *#SEL* تعطي صفر منطقي على هذا الطرف

4- يتفعل البفر وتمر حالة المفاتيح الثمانية و يتم تخزينها داخل المسجل *AL*

واجهة الإخراج الأساسية 8 بت :



نلاحظ في الشكل انه يتم توصيل مصاعد الليدات إلى مقاومات حماية 330 أوم بجهد تغذية *VCC* يساوي 5 فولت

ومهابط الليدات متصلة بمخارج شريحة البفر الماسك ولكي يضيء الليد يجب أن يكون على مخرج البفر الماسك صفر منطقي ليصبح هناك فرق جهد

ملاحظة : استعملنا البفر الماسك لأن البيانات تختفي في لمح البصر وسينطفئ معها ضوء الليد فوراً من أجل ذلك نريد الماسك ليلتقط البيانات ويحافظ عليها .

سؤال :
ماذا يحدث في العتاد عند كتابة المبرمج التعليمة (OUT , DX , AL) ؟

1- يضع المعالج العنوان على خطوط العناوين وتتحسس دارة فك التشفير العنوان

2- يطلق المعالج إشارة الكتابة للمنافذ

3- يدمج الديكودر الاشارتين لتنتج *SEL* .

4- تدخل الجبهة الصاعدة لنبضة *SEL* إلى مدخل *CLK* الخاص بالماسك العازل

5- يمسك العازل الماسك البيانات ويحافظ عليها على المداخل الثمانية.

تم بعون الله الانتهاء من الملحق السادس ...

اكتب ملاحظاتك:

فريقنا يتمنى لكم دراسة موفقة