
فريق كتابة المقررات الجامعية



35

الالكترونيات الدقيقة - Microelectronics

4 عائلة NMOS

السلام عليكم يا أصدقاء

نقدم لكم الفصل الرابع لمادة الالكترونيات الدقيقة للدكتور حسين بحبوح

نتمنى لكم دوام التوفيق ❤

عنوان المحاضرة	رقم الصفحة
ترانزستورات NMOS	1
التقنيات المطورة عن CMOS	8
التحليل البياني لعاكس NMOS	12
الاستجابة الديناميكية لعاكس NMOS محمل بالمقاومة	24


الفصل الرابع: ترانزستورات MOSFET

لدينا عدة أنواع لهذه الترانزستورات ذكرناها في المخطط الموجود بمحاضرة سابقة ولكن أشهر نوع هو ترانزستور NMOS من نمط الإغناء لعدة أسباب:

- التحكم بالتيار عبر الجهد :يعمل MOSFET على أساس تأثير المجال، حيث يتم التحكم بالتيار بين المصدر والمصرف عبر جهد البوابة، وهذا يتيح دقة عالية وسهولة في التصميم.
- الوضع الطبيعي :(Normally OFF) في نوعEnhancement ، يكون الترانزستور مطفأ عند عدم وجود جهد على البوابة، مما يقلل من استهلاك الطاقة ويجعله مثالياً للدارات الرقمية.
- سرعة عالية :الإلكترونات) في قناة N لها حركية أعلى من الثقوب في قناةP ، مما يجعل ترانزستورات NMOS أسرع وأكثر كفاءة في نقل الإشارات.
- التكامل مع :PMOS عند دمج NMOS مع PMOS نحصل على تقنية CMOS، وهي العمود الفقري لكل الدارات المتكاملة الحديثة
- قابلية التصغير :تصميمه البسيط يسمح بتصغيره إلى أبعاد نانومترية، وبالتالي يمكن وضع مليارات الترانزستورات على شريحة واحدة.
- استهلاك طاقة منخفض :بفضل طبيعة عمله، لا يستهلك تياراً كبيراً في حالة السكون، مما يقلل من الحرارة ويزيد من كفاءة الدارات.

أنماط عمل الترانزستور ❤️

منطقة القطع: عند عدم تطبيق جهد VGS أو عندما تكون أصغر من جهد العتبة لا تتشكل القناة التي يمر عبرها التيار من المصرف إلى المصدر أو عندما تكون القناة مشكلة ولكن الجهد على المصرف معدوم (هافي قوة دافعة للتيار) وبالتالي يكون الترانزستور يكافئ قاطع مفتوح



(a) cutoff mode


أو عندما يكون VGS=VT تكون القناة متشكلة ولكن بشكل ضعيف تسمح لمرور التيار بشكل خفيف وعند زيادة VGS تتشكل قناة قوية تحت أكسيد البوابة

ملاحظة هامة: عادة يكون هناك طرف رابع عند توصيل الركيزة مع الأرضي ويسمىBody ((لما يكون طرف منفصل بقدر من خلالو غير جهد العتبة لهاد الترانزستور))

المنطقة الخطية:

عند تشكل القناة وتطبيق جهد على المصرف يمر تيار في هذه التيار من المصرف إلى المصدر ويزيد التيار المار في القناة بزيادة الجهد طالما V_{DS} أصغر من عمق القناة $V_{GS}-V_T$ تبقى في المنطقة الخطية (يزداد مرور التيار بزيادة جهدV_{DS}) من أجل V_{GS} محدد إلى أن يصبح الجهد المطبق أكبر من عمق القناة ($V_{GS}-V_T$) عندها تبدأ القناة بالاختناق وندخل في منطقة الإشباع ((في المنطقة الخطية

نزيد V_{GS} كلما زدناه بيجذبلي الكترونات أكثر بشرط ان تكون طبقة الاكسيد ذات صلابة كهربائية عالية تتحمل هذه الزيادة))




وتكون علاقة التيار المار في المنطقة الخطية:

$$I_D = K\left((V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}\right)$$

منطقة الاشباع:

عندما يصبح الجهد V_{DS}أكبر من عمق القناة تختنق القناة ولكن يبقى مرور التيار ثابت




وتكون علاقة التيار المار في منطقة الإشباع بالشكل التالي:

$$I_D = \frac{K}{2}(V_{GS} - V_T)^2$$

ولكن لدينا علاقة أكثر دقة من هذه ترتبط ب عامل تعديل القناة λتعطى بالشكل:

$$I_D = \frac{K}{2}(V_{GS} - V_T)^2(1 + \lambda V_{DS})$$



يمثل الشكل التالي منحني خواص ترانزستور

MOSFET

ميل منحني الخواص

$$slope = \frac{\Delta y}{\Delta x}$$

ويكون ثابت في المنطقة الخطية ويكون مقلوب الميل هو المقاومة الديناميكية RD

ملاحظة لطيفة من المنحني: بما أنو بعلاقة التيار في تربيع لهيك لما منزيد الجهد VGSما بيزداد التيار بنفس المقدار في كل مرة


❤ تيار البوابة معدوم وهذه تعتبر ميزة

لماذا؟

السبب انه في ترانزستورات BJT كنا نستهلك جزءاً تيار لتأمين انحياز الترانزستور أما هنا لا

ملاحظة:

المصدر والمصرف يمكن أن يتبادلوا ((ممكن طبق جهد VDSعالمصدر أو المصرف ما بتفرق وبكون يلي عم تطلع منو الالكترونات مصرف ويلي عم تروح لعندو مصدر)) لأن طريقة تصنيعهما نفسها كما رأينا في محاضرات سابقة وهذا الكلام غير ممكن في ترانزستورات BJT لان كل طبقة مختلفة عن الأخرى من حيث الحجم وكثافة الاشابة



ملاحظة: غالباً ما يتم وصل طرف المنبع مع القاعدة(الجسم)

تطبيق:

Example 16.1 *NMOS Drain Current Calculation*

An NMOS transistor has k = 20μA/V^2 and V_{T0} = 1 V. Assume γ_L = 0. Find the drain current for the edge of saturation (i.e. $V_{DS} = V_{GS} - V_T$) for V_{GS} = 3 V using both the linear and saturation drain current expressions.

لدينا في ترانزستور من نوع NMOS $K = 20\mu A/V^2$ و $V_{T0} = 1$ و $\gamma_L = 0$

المطلوب: أوجد تيار المصرف على حافة منطقة الإشباع أي عندما $V_{DS} = V_{GS} - V_T$ من أجل $V_{GS} = 3$(استخدم قانون التيار مرة في حالة الاشباع ومرة في الحالة الخطية)

((كنظرة أولية لازم يطلع معنا قيمة التيار نفسا بالحالتين لأننا عند حافة الاشباع))

الحل:

$$V_{DS} = (3) - (1) = 2$$

$$I_D(LIN) = (20\,\mu)((3-2) \times 2 - \frac{(2)^2}{2} = 40\mu A$$

$$I_D(SAT) = \frac{20\mu}{2}(3-1)^2 = 40\mu A$$

وسيط الناقلية التبادلية Kفي ترانزستور MOSFET:


يعطى بالعلاقة:

$$K = K` \frac{W}{L}$$


حيث K` هو وسيط الناقلية التبادلية للمعالجة

تتحدد قيمته من مراحل التصنيع واستنتاج واحدته من علاقة التيار فتكون A/V^2 ونلاحظ من العلاقة أنه مرتبط بطول وعرض القناة (يعني أن قيمة Kتحدد قوة التيار الناتج عند نفس فرق الجهد. كلما كان Kأكبر الترانزستور يمرر تيار أكبر. وكلما كان أصغر الترانزستور يمرر تيار أقل

يبين الشكل a ترانزيستور MOSFET ذو بوابة البولي سيليكون والشكل b ذو البوابة المعدنية.



b



a

ملاحظة: قيمة معامل الناقلية التبادلية للمعدن أكبر من معامل الناقلية البادلية للبولي سيليكون بالتالي قدرته على نقل التيار أفضل

وسيط الناقلية التبادلية للمعالجة K` :

ثابت يربط بين خصائص المادة (حركية الإلكترونات + سماكة الأكسيد) وأبعاد الترانزستور.

ملاحظة: في الدارات المتكاملة يكون لجميع العناصر المصنعة على نفس الشريحة نفس قيمة $K`$

يعطى بالعلاقة:

$$K` = \mu C_{ox}`$$

حيثμتمثل حركية حوامل الشحنة (الالكترونات في الترانزستور NMOS)

$C_{ox}`$:سعة مكثفة أكسيد البوابة في وحدة المساحة

ويعطى بالعلاقة:

$$C_{ox}` = \frac{\epsilon_{ox}}{t_{ox}}$$

- t_{ox}:سماكة أكسيد البوابة
- ϵ_{ox}:نفوذية أكسيد البوابة ويعطى بالعلاقة:

$$\epsilon_{ox} = \epsilon_0 \times k_{ox} = 3.9\,\epsilon_0 = 3.45 \times 10^{-13}\frac{F}{Cm}$$

حيث 3.9 هي قيمة k للسيليكون

(البوابة مع طبقة الأكسيد كأنها مكثف صغير .كل ما كانت طبقة الأكسيد أرق السعة أكبر البوابة تتحكم بالقناة بشكل أقوى كل ما كانت الطبقة أسمك السعة أصغر لتحكم أضعف.)

يعني C_{ox}هو مقياس "قوة قبضة البوابة" على القناة.

وكما ذكرنا سابقاً تكون حركية الالكترونات التي تساوي$\mu = 580\frac{cm^2}{VS}$ أعلى من حركية الثقوب $\mu = 230\frac{cm^2}{VS}$

جهد عتبة انحياز الجسم الصفري V_{T0}: ❤

عند عدم وجود الطرف الرابع (الجسم يكون مربوط بالمصدر) تكون$V_{BS} = 0$ ومنه يكون جهد العتبة $V_T = V_{T0}$

$$V_{T0} = -|\phi_{MS}| - |2\phi_F| - \left|\frac{\grave{Q_B}}{\grave{C_{ox}}}\right| - \left|\frac{\grave{Q_{SS}}}{\grave{C_{ox}}}\right| + \frac{\grave{Q_I}}{\grave{C_{ox}}}$$

ϕ_{MS}:فرق الجهد بين المعدن (البوابة) وشبه الموصل (الركيزة) .يعكس الاختلاف الطبيعي بين المواد.

$\grave{Q_B}$: شحنة منطقة الاستنزاف في واحدة المساحة (Cm\Cm²)

$\grave{Q_{SS}}$: شحنة حالة السطح لكل وحدة مساحة مترافقة مع حالة Si-SIO2 (هي شحنات "" بتتخبى على سطح السيليكون تحت طبقة الأوكسيد، وبتأثر على تشغيل الترانزستور لأنها بتغير الجهد اللي لازم نعطيه. وجودها مش مرغوب فيه، بس لازم نحسبه لما نحدد جهد العتبة)

Q_I: الأيونات المزروعة في منطقة القناة (C\Cm²) والضرورية لجعل V_{T0}موجب(هي الشحنات اللي بتكون محصورة تمامًا على الحد الفاصل بين السيليكون (Si) وطبقة الأوكسيد (SiO_2) في ترانزستورMOSFET.)

ϕ_F: الكمون السطحي(رقم بيعكس خصائص التطعيم داخل شبه الموصل.)

ولكن عند وجود الطرف الرابع لدينا علاقة عامة لإيجاد جهد العتبة تعطى بالشكل:

$$V_T = V_{T0} + \gamma_L(\sqrt{V_{SB} + 2\,\phi_F} - \sqrt{2\phi_F})$$

حيث:

γ_l:معامل تأثير الجسم (قدّيش الجسم بيأثر على العتبة)

ϕ_F: الكمون السطحي (

Example 16.2 ***NMOS Threshold Voltage Calculation***

For the MOSFET of Example 16.1, calculate the threshold voltage for a body-bias of 3 V. Use γ_L = 0.54 $V^{1/2}$, and $2\phi_F$ = 0.6 V.

Solution For V_{SB} = 3 V, by direct substitution the threshold voltage is obtained as

تطبيق 2:

أحسب قيمة جهد الانحياز من أجل $V_{BS} = 3V$ علماً أن $\gamma_L =$ $0.54V^{1\backslash 2}$ و $2\phi_F = 0.6\,V$

الحل:

$$V_T = (1) + (0.54)\left|\sqrt{3 + 0.6} - \sqrt{0.6}\right| = 1.61V$$

ترانزستور PMOS

أنماط عمل ترانزستور PMOS:

منطقة القطع:

هي المنطقة التي لا يمر فيها تيار بين المصدر والمصرف ويكون $V_{SG} < |V_{th}|$

أي جهد البوابة أكبر من الجهد على المصدر وبالتالي القناة لا تتشكل

المنطقة الخطية Linear region:

تتشكل القناة ويكون جهد المصدر أكبر من جهد البوابة أي $V_{SG} > |V_{th}|$ أيضاً $V_{SD} \leq V_{SG} + V_{TP}$ وتعطى معادلة التيار بالشكل:

$$I_D(LIN) = K_p((V_{SG} + V_{TP})V_{SD,P} - \frac{V_{SD,P}^2}{2})$$


منطقة الاشباع:

تثبت قيمة التيار ويكون $V_{SD} \geq V_{SG} + V_{TP}$ ويعطى التيار بالعلاقة:

$$I_D(SAT) = \frac{K_P}{2}\left(V_{SG,P} + V_{TP}\right)^2$$

ملاحظة: نستخدم رمز ال P الذي يشير إلى ترانزستور PMOS

يمثل الشكل المجاور ترانزستور PMOS مع العلاقة العامة لجهد العتبة لهذا الترانزستور




المكثفات في ترانزستور MOSFET

لدينا نوعان من المكثفات

المكثفات الطفيلية Parasitic capacitance:

ذكرنا سابقاً في أثناء دراستنا لعمليات التصنيع وبشكل خاص في عملية الحفر الضوئي قلنا إن الحفر غير متناظر يتم في كافة الاتجاهات ومنه تنشأ مكثفات ناتجة عن عمليات التصنيع وتسمى المكثفات الطفيلية Parasitic capacitance وهي:



مكثفة C_{GS} :

هي المكثفة الطفيلية التي تنشأ بين البوابة والمصدر نتيجة وجود طبقة عازلة من الأكسيد التي تقوم بعزل البوابة عن القناة

مكثفة C_{GD}:

هي المكثفة الطفيلية التي تنشأ بين البوابة والمصرف وهي من أخطر المكثفات لأنها تشكل أثر ميلر ((بينشأ لما تكون المكثفة بين الدخل والخرج وهاد المكثف بتكون سعته صغيرة وبسبب التضخيم بتزداد السعة وهاد الشي بأثر على الاستجابة))

مكثفة C_{GB}:

هي المكثفة الطفيلية التي تنشأ بين البوابة والركيزة

مكثفات الوصلة Junction Capacitance:

ينشأ نتيجة اجتماع وصلة P مع وصلة N وتدعى مكثفات الوصلة وهما المكثفتين C_{BS}وC_{BD} وتعطى بالعلاقات الرياضية التالية:

$$C_{BC}(V_{BS}) = \frac{C_{BS0}}{\left(1 - \frac{V_{BS}}{\phi_{BS}}\right)^{m_B}}$$

$$C_{BD}(V_{BS}) = \frac{C_{BD0}}{\left(1 - \frac{V_{BD}}{\phi_{BD}}\right)^{m_B}}$$

حيث: ϕهو الحاجز الكموني وتكون قيمته بين 0.9 و1 فولت

m_B:وتأخذ قيمة $\frac{1}{2}$ أو $\frac{1}{3}$

ملاحظات هامة:
نلاحظ في الترانزستور الواحد تنشأ هذه المكثفات الخمس حيث تكون سعة كل مكثفة بالبيكو فاراد ولكن بسبب زيادة عدد هذه المكثفات نتيجة لزيادة عدد الترانزستورات على مستوى الدارة المتكاملة وتؤثر هذه القيمة بشكل كبير على استجابة الدارة

أيضاً:

تلاحظ وجود مكثفة بين كل طرفين ماعدا بين المصدر والمصرف ((التيار بمر بينن))
سنهتم في دراستنا بمكثفة البوابة التي تعطى بالعلاقة: $C_G = C_{GS} + C_{GD} + C_{GB} = WLC_{ox}^{`}$
ومنه نلاحظ أن مكثفة البوابة تتعلق بالطول والعرض وسعة مكثفة الأكسيد (المكثف بتناسب بشكل عكسي مع سماكة طبقة الأوكسيد) حيث:

$$C_{ox}^{`} = \frac{\epsilon_{OX}}{t_{OX}}$$

حيث: $\epsilon_{OX} = 3.45 \times 10^{-13} F/Cm$


Twin_Tub (Well) CMOS

درسنا في محاضرة سابقة مقدمة لتقنية CMOS وقمنا بتصنيع العاكس باستخدام هذه التقنية احتجنا إلى ترانزستورين واحد من نوع NMOS والآخر من نوع PMOS على نفس الركيزة لذلك احتجنا إلى تصنيع حفرة Well لأحد الترانزستورات وتسمى هذه التقنية بتقنية COMS أحادي الحفرة


ولكن!!!!!!!!!

لكل ترانزستور جهد عتبة خاص به سنلجأ إلى تقنية أحدث وهي تقنية Twin_Tub (Well) CMOS ثنائي الحفرة:

سنشرح كيف يتم ذلك




نحضر شريحة الويفر بداية يتم أكسدة طبقة رقيقة من SiO_2 للحفاظ على سلامة السطح وبفرض أنها مشابة اشابة من نوع N ثم نؤكسد جزء منها بطبقة من ثنائي أكسيد السيليكون وفي الجزء الآخر بطبقة من نترات السيليكون Si_3N_4 وتكون ميزتها أنها تعزل بشكل أفضل من SiO_2 (أي تكون كقناع يمنع شوائب الفوسفور أو البورون من الانتشار في الركيزة) ثم نقوم بعملية زرع أيوني للجزء المكشوف من الشريحة



نقوم لتشكيل طبقة سميكة من الأكسيد من خلال عملية الأكسدة الرطبة ثم يتبعها عملية انتشار مدفوع لزيادة عمق هذه الحفرة وبهذا نكون قد حصلنا على n well


ثم نزيل طبقة نترات السيليكون ونعيد الخطوات السابقة للحصول على p well

وبعد الحصول عليها نزيل الطبقة السميكة للأكسيد ونقوم ب أكسدة طبقة رقيقة على كامل الشريحة (يلي بتشكلي أكسيد البوابة للترانزستورين) للحصول على الشكل التالي:



ملاحظة: في بعض التطبيقات يتم هذه التقنية على طبقة ابتاكسية في تقنيات أحدث يتم الزراعة على الركيزة من البلاستيك لعزل أفضل


بعد الخطوات السابقة نقوم بخطوات التصنيع التي ذكرناها سابقاً للحصول على عاكس بتقنية CMOS ❤️✨



ولكن تم اكتشاف تقنية فعالة أكثر وهي

Tripple_well CMOS ثلاثي الحفرة

هي تطوير لتقنية ثنائي الحفرة وكان العيب الأكبر في هذه التقنية أنه عند اجتماع ترانزستورين NMOSو PMOS سيتشكل لدينا وصلة PNPN تكافئ العنصر SCR مم يؤدي إلى نشوء ظاهرة خطيرة في هذه التقنية وتسمى ظاهرة Latch up



Latch up: ظاهرة تحدث نتيجة مرور التيار بشكل كبير بين جهد التغذية والأرضي وبالتالي تخريب أجزاء من الدارة

ملخص سريع ولطيف ❤️✨: لما استخدم تقنية ثنائي الحفرة كأنو صار عندي ترانزستورين واحد NPN والتاني PNP وهاد الشي بشكلي عنصر أسمو SCR(بنيته PNPN) وهاد الشي لح يعملي مرور تيار كتير كبير بين جهد التغذية والأرضي وهاد التيار ممكن يخربلي أجزاء من الشريحة

ولتفادي المشكلة السابقة نعزل ترانزستور NMOSبحفرة تدعى Deep n_well عن الضوضاء


نلاحظ أيضاً ملاحظة من الشكل السابق:يتم عزل كل ترانزستور عن الترانزستور الآخر ب STIالتي تشكل خط دفاع أساسي لمنع تشكل Latch up

STI: نحفر حفر صغيرة في السيليكون ونشكل بداخلها SiO_2

عاكس NMOS العام

وهو النموذج الأساسي القديم قبل ظهور تقنية CMOS


سؤال ❤️✨
لماذا نبدأ في دراسة العواكس في كل تقنية؟
لأن العاكس من أبسط العناصر ولأنه أساس تصنيع الدارات الرقمية



يؤخذ الخرج من طرف المصرف $V_{out} = V_{DS}$

والدخل من طرف البوابة $V_{in} = V_{GS}$

عند عدم تطبيق جهد على البوابة يكافئ الترانزستور قاطع مفتوح وتسحب المقاومة الجهد V_{DD}نحو الأعلى أي يكون جهد الخرج مساوي تقريباً ل V_{DD}أي 1 منطقي وعند تطبيق دخل على البوابة يعمل الترانزستور كقاطع مغلق وتقوم المقاومة بسحب الجهد نحو الأرضي ومنه يكون جهد الخرج تقريباً 0 منطقي



شرح المخطط: من أجل V_{GS} تساوي قيمة ثابتة وهي $5V$ إذا أردنا تخفيض قيمة التيار I_Dنقوم بزيادة قيمة R_L ونلاحظ ميزة أخرى لهذا الترانزستور وهي عندما يكون التيار معدوم يبقى الترانزستور فعال بسبب القيمة الثابتة ل V_{GS}

سنرى هذا الكلام تحليلياً:

نعوض في معادلة التيار:

$$0 = K((V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2})$$

$$0 = 2(V_{GS} - V_T)V_{DS} - V_{DS}^2$$

إما $V_{DS} = 0$
أو $V_{DS} = 2(V_{GS} - V_T)$ونلاحظ أن هذا الحل له قيمة وهو مرفوض لأنه يخالف شروط العمل في المنطقة الخطية

تطبيق:

ماهي قيمة المقاومة الواصلة بين المصدر والمصرف في ترانزستور من نوع NMOS يعمل في المنطقة الخطية من أجل $V_{DS} = 3,2,1$ حيث $V_{GS} = 5V$ و $V_T = 1V$ و $K = 40\mu A/V^2$

What is the resistance of the drain-to-source channel of an NMOS transistor operating in the linear mode for V_{DS} = 3, 2, 1, and 0 V? Assume V_{GS} = 5 V, V_T = 1 V, and k = 40 μA/V^2.

$$R_{DS} = \left.\frac{\partial V_{DS}}{\partial I_D}\right|_{VGS} = \left[\left(\frac{\partial I_D}{\partial V_{DS}}\right)^{-1}\right]_{V_{GS}}$$
$$= \{k[(V_{GS} - V_T) - V_{DS}]\}^{-1}$$

or

$$R_{DS} = \frac{1}{k(V_{GS} - V_T - V_{DS})}$$

ذكرنا في محاضرة سابقة أن مقلوب الميل في منحني الخواص هو المقاومة الديناميكية لهذا الترانزستور ومنه:

نقوم التعويض بقيم V_{DS} مرة عندما تساوي 1 ومرة عندما تساوي 2 ومرة عندما تساوي 3 للحصول على تغيرات المقاومة عند هذه القيم:

$$R_{DS}(V_{DS} = 3\ V) = \frac{1}{(40\mu)[(5) - (1) - (3)]} = 25\ k\Omega$$

$$R_{DS}(V_{DS} = 2\ V) = \frac{1}{(40\mu)[(5) - (1) - (2)]} = 12.5\ k\Omega$$

$$R_{DS}(V_{DS} = 1\ V) = \frac{1}{(40\mu)[(5) - (1) - (1)]} = 8.33\ k\Omega$$


$$R_{DS}(V_{DS} = 0\ V) = \frac{1}{(40\mu)[(5) - (1) - (0)]} = 6.25\ k\Omega$$

ومن النتائج نلاحظ أنه كلما زدنا قيمة الجهد بين المصرف والمصدر زادت قيمة هذه المقاومة والسبب ((لما زيد التيار وأنا بالمنطقة الخطية عم يصير تضيق من ناحية المصرف عم يقلل كمية التيار المار لهيك كمان منقول أنه المقاومة زادت بزيادة الجهد))

قمنا بدراسة العاكس تحليلياً ,(الحمل الذي ندرسه الآن هو عبارة عن مقاومة) وفي هذه المحاضرة سندرس الحل البياني لهذا العاكس:

التحليل البياني للعاكس من عائلة NMOS:

كيف نرسم الشكل a؟



لرسم خط الحمل الذي يمثل مقاومة من قانون أوم حيث $V_{RL} = I_L R_L$ وهي تمثل معادلة مستقيم من الدرجة الأولى (ويكون تيار المقاومة هو نفسه التيار المار بين المصدر والمصرف)

والمنحني هو ذاته منحني خواص ترانزستور NMOS من أجل عدة قيم ل V_{GS}

نبدأ من العلاقات التي قمنا باستنتاجها سابقاً (علاقة تيار المصرف في المنطقة الخطية وعلاقته في منطقة الاشباع)

$$I_{D(LIN)} = K((V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2})$$

$$I_{D(SAT)} = \frac{K}{2}(V_{GS} - V_T)^2$$

ولدينا المجاهيل ID وVDS ولإيجادهما نحل المعادلتين حل مشترك حيث يمثل الحل المشترك بيانياً نقاط التقاطع بين خط الحمل والمنحني

حيث من أجل $I_D = 0$:

سنحصل على $V_{DS} = V_{DD} = 5V$ وهي أول نقطة تقاطع وسنسمي هذه النقطة A

ويكون الترانزستور في هذه النقطة في منطقة القطع (سنسمي هذه النقطة high V_{OH} (V output) لاحقاً) Bو Cفي منطقة الاشباع وEو D في المنطقة الخطية


ومن أجل $V_{DS} = 0$

تكون قيمة التيار I_D مساوية ل $V_{DD} \backslash R_L$

ملاحظة: نحصل من أجل كل قيمة ل V_{IN} على نقطة تقاطع جديدة

سؤال:
كيف نستنتج العلاقة بين الدخل والخرج من هذ الشكل للحصول على VTC (Voltage Transfer Character)(الشكل b)

ننظر إلى قيمة جهد الدخل في الشكل a وننظر إلى نقطة التقاطع ماذا تمثل على المحور الأفقي وتكون هذه القيمة هي قيمة جهد الخرج على الشكل b



مثال: تكون قيمة V_{OUT} عندما $V_{IN} = 1V$ مساوية ل 5V وهي ذاتها النقطة A وعندما $V_{IN} = 2V$ يكون جهد الخرج يساوي 4.5


((يهمنا من دراسة الشكل a الحصول على الشكل b الذي يمثل علاقة V_{out}مع V_{in} وهو عبارة عن تابع النقل لإيجاد النقاط الحرجة))


حيث:

V_{OL}:تمثل أقل جهد منطقي للمكبر العاكس و V_{OH} تمثل أعلى جهد منطقي للمكبر العاكس

ونلاحظ عيب هذه التقنية أننا عند تطبيق جهد على دخل العاكس قيمته 5 فولت لا يأخذ الخرج قيمة صفر وإنما يأخذ قيمة واحد وهي تكون القيمة المنطقية للجهد المنخفض بسبب وجود المقاومة التي يتابع فيها التيار مروره والعيب الثاني أن المقاومة تأخذ مسافة على شريحة الدارة المتكاملة أكبر من الترانزستور

تطبيق:





تمثل الشكل a علاقة I_D مع V_{DS} لعاكس مصنوع من ترانزستور NMOS ويمثل الشكل B منحني VTCب

Example 17.2 ***Graphical Solution of NMOS Inverter VTC***

Figure 17.4a shows the family of I_D versus V_{DS} curves for an NMOS inverting transistor and $I_L = I_D$ versus $V_{DS} = V_{DD} - V_L$ curve for a linear load device. Graphically determine the VTC. Use $V_{DD} = 10$ V and a load resistance $R_L = 1$ kΩ. Use $k_O = 2$ mA/V² and $V_T = 1$ V for the NMOS.

Solution Reading (V_{GS}, V_{DS}) ordered pairs directly from the graph and plotting them on the V_{DS} versus V_{GS} coordinate axes of Figure 17.4b, the VTC is obtained. This is expedited by constructing the following table:

V_{GS}	$I_D = (V_{GS} - 1)^2$	V_{DS}
1	0	10
2	1	9
3	4	6
4	9	2
5	16	1

اعتبار $I_L = I_D$ و$V_{DS} = V_{DD} - V_L$ باعتبار $V_{DD} = 10V$
وقيمة مقاومة الحمل $R_L = 1K\Omega$

اعتبر أن $K_O = 2\,mA\backslash V^2$ وجهد العتبة 1V

الحل:

بالتعويض في علاقة التيار نحصل على قيمة جهد الخرج من أجل كل قيمة من قيم الدخل كما في الجدول

تبديد الطاقة Power Dissipation

تمتلك عوائل MOS المنطقية تبديد الطاقة الأخفض لبوابات بين كل العوائل الأخرى مقارنةً بعوائل BJT لسبب مقاومة الدخل العالية لترانزستور MOSFET حيث تتبدل الطاقة على شكل حرارة وعند ارتفاع درجة الحرارة عند حد معين سيؤدي ذلك إلى تلف العنصر لذلك نهتم بدراسة تبديد الطاقة لأجل هناك نوعين من تبديد الطاقة في الدارات الرقمية:

النوع الأول: تبديد الطاقة الساكن في ترانزستور NMOS : ✨❤️

لدينا علاقات ثابتة في تبديد الطاقة

$$P_{DD} = V_{DD}\frac{I_{DD}(OH) + I_{DD}(OL)}{2}$$

حيث:

الكسر يمثل متوسط التيار في حالة (Output low), (Output high)

ملاحظة: V_{DD}ليس له قيمة كبيرة وخاصة في تقنية CMOS والسبب أننا سنقوم بتشغيل **العناصر عن طريق التردد**

ملاحظة أخرى: تكون قيمة الاستطاعة المبددة في تقنية CMOS تكاد أن تكون ميكرو واط أما في هذه التقنية نحن نستعمل حمل لذلك ستكون قيمة الاستطاعة المبددة أكبر من ذلك ولكن أيضاً من مرتبة الميكرو واط

النوع الثاني: تبديد الاستطاعة الديناميكية Dynamic power dissipation:

يعطى بالعلاقة:

$$P_D = C_L v V_{DD}^2$$

حيث: v تمثل تردد عمل العنصر، C_L: مكثفة الحمل الكلية على خرج البوابة

عند زيادة التردد تزداد الاستطاعة الديناميكية وبالتالي تزداد درجة الحرارة ولهذا السبب لا نستخدم ترددات عالية من مرتبة الغيغا هرتز ولا نرفع مكثفة الحمل الكلية كثيراً عن طريق إضافة أحمال على

العنصر ((كل عنصر له مكثفة حمل خاصة فيه وكل ما زودنا أحمال بتزيد مكثفة الحمل ومشان هيك لح ندرس معامل التحميل بعد شوي))

ملاحظة: كل ما كان V_{DD} أقل كلما كان أفضل لنحافظ على استطاعة ديناميكية منخفضة

تطبيق ✨:

لدينا عاكس من نوع MNOS ولدينا $V_{DD} = 5V$ $\nu = 0.5\ MHz$,
$C_L = 10pF\ I_{DD}(OH) = 5\mu A\ I_{DD}(OL) = 100\mu A$,

أحسب الاستطاعة المبددة
1-الناتجة عن عملية التبديل switching
(الاستطاعة الديناميكية)

2-الاستطاعة المبددة بسبب متوسط التيار في حالتي الخرج العالي والخرج المنخفض

Example 17.5 ***NMOS Power Dissipation***

Consider an NMOS inverter with $V_{DD} = 5$ V, $\nu = 0.5$ MHz, $C_L = 10$ pF, $I_{DD}(OH) = 5\ \mu$A, and $I_{DD}(OL) = 100\ \mu$A. Calculate the power dissipated due to switching and that due to the average current for the output high and low states.

الحل:

1-نعوض في قانون الاستطاعة المبددة الديناميكية:

$$P_{dym} = (10 \times 10^{-10})(0.5 \times 10^{6})(5)^2 = 125\mu W$$

2-نعوض في قانون الاستطاعة المبددة:

$$P_{DD} = 5\left(\frac{(5+100)(10^{-6})}{2}\right) = 262\mu W$$

لحساب المتوسط الكلي للاستطاعة المبددة:

$$P_{tot}(avg) = 125 + 262 = 387\ \mu W$$

نتيجة😊❤️: هذه القيمة أقل بعشر مرات من قيمة الاستطاعة المبددة لبوابة منطقية مصنوعة من ترانزستورات من عوائل BJT ((هذا يوضح ليش الدوائر الرقمية الحديثة تفضل CMOS: لأنها أوفر طاقة.))

معامل تحميل الخرج لل MOS (MOS_Fan -Out):


قدرة الترانزستور على تزويد الحمل بالتيار

بفرض لدينا عاكس NMOS ونريد تحميل عواكس متماثلة على خرج العاكس حيث يكون مفهوم معامل تحميل الخرج هو كم عاكس مماثل يمكن أن يقود هذا العاكس مع الحفاظ على مستويات منطقية صحيحة ((الوصول بسرعة للمستوي المنطقي المطلوب إن كان 0 أو 1)) عند زيادة التحميل سيحتاج تيار أكبر ووقت أكبر للوصول للجهد الصحيح

ولأن طرف البوابة هو طرف الدخل ولأن البوابة لا تستجر أي تيار ((لأن مقاومة الدخل عالية بسبب وجود طبقة ثنائي أكسيد السيليكون)) يكون معامل تحميل الخرج لكل عوائل MOS غير محدود ولكن يكون هذا المعامل محكوم بتأخير الانتشار الأقصى


مفهوم تأخير الانتشار الأقصى(Maximum Propagation Delay)
هو أطول زمن يستغرقه الإشارة لتنتقل من دخل الدارة إلى خرجها. وبمعنى آخر: إذا دخلت نبضة أو إشارة رقمية على بوابة منطقية أو ترانزستور، فال Propagation Delayهو الزمن بين لحظة تغيّر الدخل ولحظة تغيّر الخرج

تمثل C_L محصلة المكثفات الناتجة عن التصنيع مع مكثفات الأسلاك



سؤال: كيف يشحن هذا الحمل؟

عندما نغير قيمة الدخل من High إلى Lowي كون الترانزستور في حالة Off حيث يكون الترانزستور مربوط بالأرضي ليمر التيار عبر الحمل إلى المكثف لشحنه ويكون تيار الحمل يساوي تيار شحن هذا المكثف وتستمر عملية الشحن ليصل مقدار الشحن إلى قيمة V_{OH} التي تساوي 5V ويكون:



كيف يفرغ هذا الحمل؟

عندما نغير قيمة الدخل من Lowإلى Highيصبح الترانزستور في حالة on ونتيجة وجود الحمل لن تتفرغ المكثفة بشكل كامل أي V_{OL} لن يصل إلى الصفر ولو أخذنا مكثفة ثانية ووصلناها على التفرع سيزداد التيار I_{CL}وبالتالي تزداد V_{OL}

زمن استجابة الخرج Output response time:

يتناسب زمن استجابة الخرج طردياً مع سعة الحمل وعكساً مع تيارات شحن وتفريغ الخرج

مكثفة الخرج هي مكثفة دخل بوابات تالية وتعتمد على نوع البوابة المقادة

تعتمد تيارات الشحن والتفريغ على نوع البوابة القائدة لمكثفة الحمل

سنأخذ الآن مثال عملي لحساب قيمة زمن استجابة الخرج

تطبيق ✨💗:

ماهي أقصى قيمة لمكثفة الحمل المقادة من قبل ترانزستور NMOS عاكس الذي يعطي تيار شحن قدره $I_{CRG} = 50\mu A$, وتيار التفريغ $I_{DIS} = -20\mu A$ ويكون زمن تأخير الانتشار الأقصى $1\mu s$ وV_{OL}= $V_{OH} = 5V0.5V$,

أفرض أن تيارات الشحن والتفريغ ثابتة في أثناء العبور ((لا تكون ثابتة عملياً))

الحل:

نتطلق من علاقة التيار المار بالمكثف وبملاحظة أن تغير الزمن يمثل زمن استجابة الخرج الذي يتناسب عكساً مع التيار المار بالمكثف وطرداً مع جهد وسعة المكثف

ومن أجل الزمن $\Delta t = t_2 - t_1$اللازم لشحن المكثف من V1|إلى V2

وفرضنا سابقا أن التيار المار بالمكثف ثابت لهذا نضعه خارج التكامل

ويكون حل هذه المعادلة بالنسبة لسعة المكثف $C = \frac{\Delta t}{\Delta v} I_c$

وبالتالي تكون السعة الأعظمية للمكثف التي تستطيع أن تشحن من V_{OL} حتى V_{OH} في $1\mu s$, وتيار شحن

السعة العظمى الذي تستطيع تفريغ من V_{OH} إلى V_{OL}في الزمن نفسه وتيار تفريغ يساوي $-20\mu A$

نأخذ القيمة الصغرى

Example 17.6 *MOS Fan-Out*

What is the maximum load capacitance that can be driven by an NMOS inverter that provides an output charging current of $I_{CRG} = 50\ \mu A$ and discharging current of $I_{DIS} = -20\ \mu A$ with a maximum switching time of 1 μs. Assume $V_{OL} = 0.5$ V and $V_{OH} = 5$ V. (For this example, assume that the charging and discharging currents are constant during transition of the output state.)

Solution The current-voltage relationship of a capacitor is

$$I_C = C\frac{dV_C}{dt}$$

Solving for dt gives

$$dt = \frac{C}{I_C}dV_C$$

The time $\Delta t = t_2 - t_1$ required to charge a capacitor from a voltage V_1 to V_2 is found by integrating the above expression as follows:

$$\Delta t = t_2 - t_1 = \int_{t_1}^{t_2} dt = C\int_{V_1}^{V_2} \frac{1}{I_C}dV$$

Assuming that the current is constant, that is, not a function of the capacitor voltage V_C, this can be simplified to

$$\Delta t = \frac{C}{I_C}\int_{V_1}^{V_2} dV = \frac{C}{I_C}(V_2 - V_1) = \frac{C}{I_C}\Delta V$$

Finally, solving this expression for C gives

$$C = \frac{\Delta t}{\Delta V} I_C$$

Thus, the maximum capacitance that can be charged from V_{OL} to V_{OH} in 1 μs with a charging current of $I_{CRG} = 50\ \mu A$ is


$$C_{MAX}(charging) = \frac{(1\mu)}{(4.5)}(50\mu) = 11.1\ pF$$

The maximum capacitance that can be discharged from V_{OH} to V_{OL} in 1 μs with a discharging current of $-20\ \mu A$ is


$$C_{MAX}(discharging) = \frac{(1\mu)}{(-4.5)}(-20\mu) = 4.44\ pF$$

These calculations indicate that the maximum output capacitance that can be driven by the specified gate with a maximum switching time of 1 μs is limited by the high-to-low transition (as expected since the discharging current is less than the charging current). Thus, the maximum capacitance that can be driven by this gate and maintain a 1 μs switching time is

$$C_{MAX} = C_{MAX}(discharging) = 4.44\ pF$$



Critical Point	State of N_o
V_{OH}	Cutoff
V_{IL}	Saturation
V_{IH}	Linear
V_{OL}	Linear
V_M	Saturation



عندما يصبح الميل يساوي 1- يصبح اسم النقاط V_{IL} (النقطة B) وهي النقطة التي يكون فيها جهد الخرج قريب من V_{DD} ((يعني اذا دخلنا أي جهد أقل منه الدارة ستعتبره صفر منطقي)) وتقع في منطقة الاشباع و V_{IH} (النقطة D) هي النقطة الذي يكون فيها جهد الخرج قريب من الصفر ((يعني اذا دخلنا جهد أكبر منه يعتبر 1 منطقي))و وتقع في المنطقة الخطية V_M (النقطة C) هي نقطة الوسط وهي منطقة عدم الاستقرار عند هذه النقطة يكون أعلى استهلاك للطاقة وتقع في منطقة الاشباع

حساب قيم النقاط الحدية لمميزة VTC لعاكس NMOS:

❤ لحساب جهد الخرج العالي V_{OH}

عند هذا الجهد يكون الترانزستور NO في منطقة القطع أي $V_{GS} < V_T$

وفي هذه الحالة يكون تيار المصرف معدوم أي أن التيار المار بالمقاومة معدوم ويكون $V_{OUT} = V_{DD}$ أي $V_{DS} = V_{DD} - I_D R_L$ وبهذا نكون قد حصلنا على النقطة A وبدقة

TABLE 18.1 States of N_O for the Resistor Loaded NMOS Inverter

Critical Point	State of N_O
V_{OH}	Cutoff
V_{IL}	Saturation
V_{IH}	Linear
V_{OL}	Linear
V_M	Saturation

❤ جهد الخرج المنخفض V_{OL}:

نلاحظ أن النقطة E تقع في المنطقة الخطية وبفرض أن العاكس يقود عاكس مثيل له لذلك يكون:

$$V_{IN} = V_{OH} = V_{DD}$$

بما أن الترانزستور يعمل في المنطقة الخطية:

$$I_D(LIN) = K((V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2})$$

$$I_D(LIN) = K((V_{DD} - V_T)V_{OL} - \frac{V_{OL}^2}{2})$$

$$I_{RL} = \frac{V_{DD} - V_{DS}}{R_L} = \frac{V_{DD} - V_{OL}}{R_L}$$

وبمساواة التيارين ((المعنى الهندسي أن التيار المار بالمصرف هو ذاته المار بمقاومة الحمل)):

$$I_D = I_{RL}$$

$$\frac{V_{DD} - V_{OL}}{R_L} = K((V_{DD} - V_T)V_{OL} - \frac{V_{OL}^2}{2})$$

وبعد الترتيب تصبح العلاقة بالشكل:

$$\frac{K}{2}V_{OL}^2 + \left(-K(V_{DD} - V_T) - \frac{1}{R_L}\right)V_{OL} + \frac{V_{DD}}{R_L} = 0$$

وهي معادلة من الدرجة الثانية لها حل موجب وحل سالب نأخذ الموجب ونرفض السالب

ولكن غالباً يكون V_{OL} صغير لهذا نهمل مربعه فيكون:

$$V_{OL} \approx \frac{V_{DD}}{KR_L(V_{DD} - V_T) + 1}$$

وللتأكد يجب أن يتحقق الشرط:

$$V_{DS} \leq V_{GS} - V_T$$

❤️حساب جهد الدخل المنخفض V_{IL}:

يعمل الترانزستور في منطقة الاشباع حيث $V_{GS} = V_{IL}$:

$$I_D(SAT) = \frac{K}{2}(V_{IL} - V_T)^2$$

$$V_{OUT} = V_{DS}$$

$$I_{RL} = \frac{V_{DD} - V_{OUT}}{R_L}$$

$$dI_D(V_{IN}) = dI_{RL}(V_{OUT})$$

المعنى😊❤️: أي تغير صغير في تيار الترانزستور بسبب تغير صغير في جهد الدخل المنخفض V_{IL}يقابله تغير صغير مساوي في تيار الحمل نتيجة تغير صغير في جهد الخرج V_{OUT}. هذه هي معادلة التوازن التفاضلي حول تلك النقطة.

$$\frac{dV_{out}}{dV_{in}} = \frac{dV_{out}}{dV_{IL}} = \frac{\frac{dI_D}{dV_{IN}}}{\frac{dI_{RL}}{dV_{out}}} = -1$$

تفسير V_{IL} :هو المكان على منحني جهد الخرج بدلالة جهد الدخل اللي لو زودنا الدخل شوي، الخرج ينقص بنفس المقدار لكن بعكس الإشارة (ميل = -1).

ويكون:

$$\frac{dI_D}{dV_{IN}} = -\frac{dI_{RL}}{dV_{out}}$$

وبتعويض هذه المشتقات سنحصل على:

$$K(V_{IL} - V_T) = \frac{1}{R_L}$$

وعند عزل V_{IL}:

$$V_{IL} = V_T + \frac{1}{R_L K}$$

❤️جهد الدخل العالي V_{IH}:

يعمل الترانزستور في المنطقة الخطية عند هذه النقطة حيث $V_{DS} = V_{OUT}, V_{GS} = V_{IH}$:

$$I_D(LIN) = K((V_{IH} - V_T)V_{OUT} - \frac{V_{OUT}^2}{2})$$

أيضاً:

$$I_{RL} = \frac{V_{DD} - V_{DS}}{R_L} = \frac{V_{DD} - V_{OUT}}{R_L}$$

g

$$I_D(V_{IL}) = I_{RL}(V_{OUT})$$

المعنى😊❤️: التيار الذي يولد في الترانزستور عندما يكون الجهد على البوابة V_{IL} يساوي التيار المار في مقاومة الحمل عندما يكون جهد الخرج V_{OUT}

$$\frac{dI_D}{d_{VIH}} d_{V_{IH}} + \frac{dI_D}{d_{V_{OUT}}} d_{V_{OUT}} = \frac{dI_{RL}}{d_{V_{OUT}}} d_{V_{OUT}}$$

المعنى😊❤️: لما يتغير جهد الدخل العالي V_{IH} أو جهد الخرج V_{OUT} هالشي بيأثر على تيار الترانزستور I_D، وبنفس الوقت، تيار الحمل I_{RL} بيتغير بسبب تغير V_{OUT}، ولأن التيارين متساويين (لأنهم بنفس المسار)، لازم تغيراتهم تكون متساوية.

ومن عزل $\frac{dV_{out}}{dV_{IH}}$ من العلاقة السابقة:

$$\frac{dV_{out}}{dV_{in}} = \frac{dV_{out}}{dV_{IH}} = \frac{\frac{dI_D}{dV_{IH}}}{\frac{dI_{RL}}{dV_{out}} - \frac{dI_D}{dV_{out}}} = -1$$

$$\frac{dI_D}{dV_{IH}} = -\frac{dI_{RL}}{dV_{out}} + \frac{dI_D}{dV_{out}}$$

وبتعويض المشتقات:

$$KV_{OUT} = \frac{1}{R_L} + K((V_{IH} - V_T) - V_{OUT})$$

يهمل الحد الأول $\frac{1}{R_L}$ لتصبح العلاقة: $V_{OUT} = (V_{IH} - V_T) - V_{OUT}$

وعند عزل جهد الخرج:

$$/V_{OUT} = \frac{V_{IH} - V_T}{2}$$

وبهذا نكون قد حصلنا على جهد الخرج في حالة كان الدخل V_{IH} والآن أصبح بإمكاننا حساب قيمة هذا الجهد من المعادلة:

$$I_D = I_{RL}$$

$$K((V_{IH} - V_T)\frac{V_{IH} - V_T}{2} - \frac{\left(\frac{V_{IH} - V_T}{2}\right)^2}{2}) = \frac{V_{DD}}{R_L} - \frac{V_{IH} - V_T}{2R_L}$$

وبعد الترتيب:

$$\frac{3}{8}K(V_{IH} - V_T)^2 + \frac{1}{2R_L}(V_{IH} - V_T) - \frac{V_{DD}}{R_L} = 0$$

ويتم اعتبار $V_{IH} - V_T$ هو مجهول هذه المعادلة وهي معادلة من الدرجة الثانية ويمكن التأكد من لقيمة بتطبيق الشرط

$$V_{DS} \leq V_{GS} - V_T$$

نقطة الوسط V_M: ❤️✨:

يكون الترانزستور في منطقة الاشباع ويكون $V_{IN} = V_{OUT} = V_M$ حيث:

$$\frac{K}{2}(V_M - V_T)^2 = \frac{V_{DD} - V_M}{R_L}$$

$$\frac{K}{2}V_M^2 + \left(\frac{1}{R_L} - K\,V_T\right)V_M + \left(\frac{K}{2}V_T^2 - \frac{V_{DD}}{R_L}\right) = 0$$

وبحل هذه المعادلة نحصل على قيمة نقطة الوسط

تطبيق من السلايدات ❤️✨:

• مثال: أحسب النقاط الحدية لمميزة VTC لعاكس NMOS محمل بمقاومة. استخدم

Use $V_{DD} = 5$ V, $k' = 20\ \mu A/V^2$, $W/L = 10\ \mu m/5\ \mu m$, $V_T = 1$ V, and $R_L = 50\ k\Omega$.

• الحل:

نحسب معامل الناقلية التبادلية K أولا. $k = k'\frac{W}{L} = (20\mu)\left(\frac{10\mu}{5\mu}\right) = 40\mu\ \frac{A}{V^2}$

بالتعويض بعلاقات النقاط الحدية المستنتجة نحصل على:

$V_{OH} = 5V$

$$V_{IL} = \frac{1}{(40\mu)(50k)} + (1) = 1.5\ V$$

$$V_{OL} = \frac{(5)}{(40\mu)(50k)[(5) - (1)] + 1} = 0.556\ V$$

نتحقق من التشغيل الخطي للترانزيستور من أجل حالة الخرج المنخفضة كالتالي:

$$0.556 \leq 5 - 1 = 4$$

• معاملات المعادلة التربيعية في ($V_{IH} - V_T$) هي:

$$A_{IH} = 3\frac{k}{8} = \frac{3(40\mu)}{8} = 15\mu$$

$$B_{IH} = \frac{1}{2R_L} = \frac{1}{2(50k)} = 10\mu$$

$$C_{IH} = -\frac{V_{DD}}{R_L} = -\frac{(5)}{(50k)} = -100\mu$$

• وعندها:

$$V_{IH} - V_T = \frac{-B_{IH} \pm \sqrt{B_{IH}^2 - 4A_{IH}C_{IH}}}{2A_{IH}} = \frac{-(10\mu) \pm \sqrt{(10\mu)^2 - 4(15\mu)(-100\mu)}}{2(15\mu)} = 2.27\ or\ -2.94\ V$$

• القيمة الموجبة هي الصحيحة. لذلك يكون V_{IH} $V_{IH} = V_T + 2.27 = (1) + 2.27 = 3.27\ V$

• وجهد الخرج المقابل: $V_{OUT}(IH) = \frac{(3.27) - (1)}{2} = 1.14\ V$

• نتحقق من أن N_O في المنطقة الخطية وفق: $1.14 \le 3.27 - 1 = 2.27$

• معاملات نقطة الوسط:

$$A_M = \frac{k}{2} = \frac{(40\mu)}{2} = 20\mu$$

$$B_M = \frac{1}{R_L} - kV_T = \frac{1}{(50k)} - (40\mu)(1) = -20\mu$$

$$C_M = \frac{k}{2}V_T^2 - \frac{V_{DD}}{R_L} = \frac{(40\mu)}{2}(1)^2 - \frac{(5)}{(50k)} = -80\mu$$

• وعليه:

$$V_M = \frac{-B_M \pm \sqrt{B_M^2 - 4A_MC_M}}{2A_M}$$

$$= \frac{-(-20\mu) \pm \sqrt{(-20\mu)^2 - 4(20\mu)(-80\mu)}}{2(20\mu)}$$

$$= 2.56 \text{ or } -1.56 \text{ V}$$

• إن V_M هو القيمة الموجبة.

• إن تحليل هذا العاكس يقدم معلومات قيمة حول عمل MOSFET في المجال الرقمي.

• إن استخدام المقاومات غير عملي في الدارات الرقمية وذلك أنها تستهلك حجوم أكبر من الترانزيستورات بمئات المرات.

• تم تجاوز ذلك باستخدام ترانزيستورات أخرى NMOS كحمل. وهو ما نناقشه في المحاضرات القادمة.

الاستجابة الديناميكية لعاكس NMOS محمل بالمقاومة:

درسنا سابقاً المكثفات الطفيلية ومن أهمها مكثفة البوابة وهي التي ستمثل مكثفة الدخل في ترانزستور العاكس والتي تمثل $C_G = C_{GS} + C_{GD} + C_{GB}$

ترانزستورات MOSFET لا تستجر أي تيار (باستثناء تيار بسيط هو تيار التسريب) بسبب وجود طبقة عازلة من الأكسيد لهذا يمكن من وجهة نظر التيار تحميل كبير جداً من ترانزستورات يقودها عاكس واحد من نوع NMOS ولكن يجب أن يكون الترانزستور القائد له القدرة على تقديم تيار يقوم بشحن وتفريغ مكثفات الحمل الموجودة على دخل كل من ترانزستورات الحمل ((هذا مرتبط بأبعاد الترانزستور وقيمة التيار الأعظمي الذي يمكن أن يمر عبره أثناء التبديل))

حيث عند تجميع عدد كبير من البوابات، السعة الكلية تزداد خطيًا مع العدد. هذا يؤدي إلى زيادة زمن الانتقال (Propagation delay) لأن العاكس القائد يحتاج وقتًا أطول لشحن وتفريغ هذه السعة. لذلك هناك حد عملي لعدد البوابات التي يمكن تحميلها، ويُعرف في تصميم الدوائر باسم Fan-out)عادةً 4-10 بوابات في المنطق الرقمي التقليدي


ملاحظة ✨❤️: الزمن لا يعتمد فقط على السعة بل يعتمد على:

قدرة الترانزستور القائد على توفير تيار كافٍ.

التردد المطلوب إذا كان عاليًا، يصبح التأثير أكبر


الجهد المستخدم .(Vdd)

نلاحظ في هذا الشكل عند تطبيق $V_{IN} = 0V$ سيكون $V_{OUT} = 1V$ وهنا سيتم شحن جميع المكثفات لأنها موصولة جميعها على التفرع وهذا سيؤدي للتأثير على السلوك الديناميكي للعاكس



الشكل (أ)

يمثل هذا الشكل تغيرات دخل وخرج منحني العاكس NMOS المحمل بالمقاومة بالنسبة للزمن ونلاحظ وجود التأخير الزمني في الخرج



t_{pHL}: الفرق بين منتصف صعود إشارة الدخل ومنتصف هبوط إشارة الخرج

t_{pLH}: الفرق بين منتصف هبوط إشارة الدخل ومنتصف صعود إشارة الخرج

t_f: زمن الهبوط وهو الزمن الذي يتغير من 90% حتى 10% من الإشارة

t_r: زمن الصعود وهو الزمن الذي يتغير من 10% حتى 90% من الإشارة


ملاحظات:

1-عادةً يكون $t_{pHL} \neq t_{pLH}$ وأيضاً $t_r \neq t_f$

2-في حال دراسة تغير الدخل من 0 إلى 1 منطقي يتغير الخرج في العاكس من 1 إلى 0 منطقي ولذلك سندرس t_{pHL}, t_f

3-وفي حال دراسة تغير الدخل من 1 إلى صفر يتغير الخرج في العاكس من 0 إلى 1 منطقي لذلك سندرس t_r, t_{pLH}

أولاً سندرس الحالة العابرة للانتقال من الجهد العالي إلى الجهد المنخفض ✨❤️:




نلاحظ عندما يكون مطبق على دخل الترانزستور جهد منخفض سيكون الترانزستور في منطقة القطع وللخرج أعلى قيمة ممكنة (المكثفة مشحونة) وعندما نبدأ برفع الجهد سيختل التوزان سندخل في منطقة الإشباع وستبدأ قيمة الخرج بالتناقص وباستمرار هذا التناقص ندخل في المنطقة الخطية

وبما أننا ننتقل من الجهد العالي حتى الجهد المنخفض نوجد t_{pHL}, t_f

ونحدد على الرسم هذين الزمنين

ومن أجل مكثفة الحمل الموجودة على طرف الخرج

نأخذ كيرشوف في عقدة الخرج فيكون



$$I_{RL} = I_D + I_C$$

$$I_D = I_{RL} - I_C$$

وبما أن ممانعة المقاومة كبيرة يمكن إهمال تيارها لسهولة الحل فيكون:

$$I_D = -I_C = -C_L\left(\frac{dV_{OUT}}{dt}\right)$$

نريد حساب تغير الزمن فيكون:

$$d_t = -C_L\left(\frac{dV_{OUT}}{I_D(VOUT)}\right)$$

وللحصول على زمن تفريغ المكثف نقوم بمكاملة الطرفين فنجد:

$$\Delta t = t_2 - t_1 = \int_{t_1(V_{OUT}=V_1)}^{t_2(V_{OUT}=V_2)} dt = -C_L \int_{V_1}^{V_2} \frac{dV_{OUT}}{I_D(V_{OUT})}$$

حيث V_1هو الجهد عندما يعمل الترانزستور في منطقة الإشباع و V_2 هو الجهد عندما يعمل الترانزستور في المنطقة الخطية

أولاً نحسب التيار في منطقة الإشباع والمنطقة الخطية مع مراعاة أن $V_{IN} = V_{GS}, V_{OUT} = V_{DS}$:

$$I_D(SAT) = \frac{k}{2}(V_{GS} - V_T)^2 = \frac{k}{2}(V_{DD} - V_T)^2$$

$$\begin{aligned} I_D(LIN) &= k\left[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}\right] \\ &= k\left[(V_{DD} - V_T)V_{OUT} - \frac{V_{OUT}^2}{2}\right] \end{aligned}$$

وبالتعويض في Δt نحصل على:

$$\begin{aligned} \Delta t &= \Delta t(SAT) + \Delta t(LIN) \\ &= -C_L \int_{V_1}^{V_{DD}-V_T} \frac{dV_{OUT}}{\frac{k}{2}(V_{DD} - V_T)^2} \\ &\quad -C_L \int_{V_{DD}-V_T}^{V_2} \frac{dV_{OUT}}{k\left[(V_{DD} - V_T)V_{OUT} - \frac{V_{OUT}^2}{2}\right]} \end{aligned}$$

ونوجد كل حد من حدود التكامل لسهولة الحل ولإيجاد تغير الزمن عندما يكون الترانزستور في منطقة الاشباع:

$$\Delta t(SAT) = -C_L \int_{V_1}^{V_{OUT}=V_1} \frac{dV_{OUT}}{\frac{k}{2}(V_{DD}-V_T)^2}$$

$$= -\frac{2C_L}{k(V_{DD}-V_T)^2} \int_{V_1}^{V_{OUT}=V_1} dV_{OUT}$$

$$= -\frac{2C_L V_{OUT}}{k(V_{DD}-V_T)^2}\Big|_{V_1}^{V_{DD}V_T}$$

لنحصل على الحد النهائي بالشكل التالي:

$$\Delta t(SAT) = \frac{-2C_L(V_{DD}-V_T-V_1)}{k(V_{DD}-V_T)^2}$$

ولإيجاد تغير الزمن عندما يعمل الترانزستور في المنطقة الخطية:

$$\Delta t(LIN) = -C_L \int_{V_{DD}-V_T}^{V_2} \frac{dV_{OUT}}{k\left[(V_{DD}-V_T)V_{OUT} - \frac{V_{OUT}^2}{2}\right]}$$

$$= -\frac{C_L}{k} \int_{V_{DD}-V_T}^{V_2} \frac{dV_{OUT}}{(V_{DD}-V_T)V_{OUT} + \left(-\frac{1}{2}\right)V_{OUT}^2}$$

$$= -\frac{C_L}{k(V_{DD}-V_T)} \ln\left(\frac{V_{OUT}}{V_{DD}-V_T-\frac{V_{OUT}}{2}}\right)_{V_{IN}-V_T}^{V_2}$$

نستخدم قانون التكامل هذا:

$$\int \frac{dx}{ax+bx^2} = \frac{1}{a}\ln\left(\frac{x}{a+bx}\right)$$

$$\int \frac{u'(x)}{u(x)}dx = \ln u(x)$$

وبتعويض حدود التكامل نجد:

$$\Delta t(LIN) = -\frac{C_L}{k(V_{DD}-V_T)}\left[\ln\left(\frac{V_2}{V_{DD}-V_T-\frac{V_2}{2}}\right) - \ln\left(\frac{V_{DD}-V_T}{V_{DD}-V_T-\frac{V_{DD}-V_T}{2}}\right)\right]$$

$$= \frac{-C_L}{k(V_{DD}-V_T)}\left[\ln\left(\frac{V_2}{V_{DD}-V_T-\frac{V_2}{2}}\right) - \ln(2)\right]$$

وباستخدام خاصية فرق اللوغارتمات نجد:

$$\Delta t(LIN) = \frac{-C_L}{k(V_{DD}-V_T)}\ln\left(\frac{V_2}{2V_{DD}-2V_T-V_2}\right)$$

وبجمع الحدود التي أوجدناها نحصل على:

$$\begin{aligned}\Delta t &= \Delta t(SAT) + \Delta t(LIN)\\ &= \frac{-2C_L(V_{DD} - V_T - V_1)}{k(V_{DD} - V_T)^2}\\ &\quad + \frac{-C_L}{k(V_{DD} - V_T)} \ln\left(\frac{V_2}{2V_{DD} - 2V_T - V_2}\right)\end{aligned}$$

وبإدخال إشارة السالب إلى الحدين نحصل على:

$$\begin{aligned}\Delta t &= \frac{2C_L(V_T + V_1 - V_{DD})}{k(V_{DD} - V_T)^2}\\ &\quad + \frac{C_L}{k(V_{DD} - V_T)} \ln\left(\frac{2V_{DD} - 2V_T - V_2}{V_2}\right)\end{aligned}$$

وهو المطلوب ومنه نلاحظ أن زيادة سعة مكثفة الحمل تؤدي إلى زيادة زمن الحالة العابرة وأن تصغير أبعاد الترانزستور يؤدي إلى زيادة زمن الحالة العابرة

والآن أصبح بإمكاننا إيجاد زمن الهبوط حيث:

$$\begin{aligned}V_1 &= V_{OL} + 0.9(V_{OH} - V_{OL}) = 0.9V_{OH} + 0.1V_{OL}\\ &= 0.9V_{DD} + 0.1V_{OL}\end{aligned}$$

and

$$\begin{aligned}V_2 &= V_{OL} + 0.1(V_{OH} - V_{OL}) = 0.1V_{OH} + 0.9V_{OL}\\ &= 0.1V_{DD} + 0.9V_{OL}\end{aligned}$$

توضيح استنتاج *v1* و *v2*:

بفرض انتقال الإشارة من منخفض *(VOL)* إلى مرتفع*(VOH)* ، بيكون في فترة انتقالية، وخلالها ممكن نحدد مستويات وسطية مثل V_1 و V_2 لتمييز متى تعتبر الإشارة "قريبة من المرتفع" أو "قريبة من المنخفض."

كيف نرسم ونستنتج:

من الأسفل للأعلى: يبدأ من *VOL* (الجهد المنخفض) إلى *VOH* (الجهد المرتفع.(غالبًا *VOH = VDD* ، و *VOL* قريب من 0 أو قيمة صغيرة.

حدد الفرق بين *VOH* و*VOL* هذا الفرق هو مدى التغير في الجهد أثناء الانتقال.

احسب V_1 و V_2 كنسب من هذا الفرق:

العلاقة العامة:

$$V_x = V_{(OL)} + \alpha\,(V_{OH} - V_{OL})$$

حيث α هي نسبة بين 0 و1.

4. تطبيق على V_1 وV_2.

وبتعويض القيم التي حصلنا عليها في العلاقة Δt نحصل على:

$$t_f = \frac{2C_L(V_T + 0.9V_{DD} + 0.1V_{OL} - V_{DD})}{k(V_{DD} - V_T)^2} + \frac{C_L}{k(V_{DD} - V_T)} \ln\left(\frac{2V_{DD} - 2V_T - 0.1V_{DD} - 0.9V_{OL}}{0.1V_{DD} + 0.9V_{OL}}\right)$$
$$= \frac{2C_L(V_T + 0.1V_{OL} - 0.1V_{DD})}{k(V_{DD} - V_T)^2} + \frac{C_L}{k(V_{DD} - V_T)} \ln\left(\frac{1.9V_{DD} - 2V_T - 0.9V_{OL}}{0.1V_{DD} + 0.9V_{OL}}\right)$$

وبالتعويض بقانون k نحصل على:

$$t_f = \frac{C_L}{W/L}\left[\frac{2(V_T + 0.1V_{OL} - 0.1V_{DD})}{k'(V_{DD} - V_T)^2} + \frac{1}{k'(V_{DD} - V_T)} \ln\left(\frac{1.9V_{DD} - 2V_T - 0.9V_{OL}}{0.1V_{DD} + 0.9V_{OL}}\right)\right]$$

ومن أجل حساب زمن تأخير انتشار الخرج من العالي إلى المنخفض t_{pHL}

يكون $V_1 = V_{OH} = V_{DD}$ وأيضاً:


$$V_2 = V_{OL} + 0.5(V_{OH} - V_{OL}) = 0.5V_{OH} - 0.5V_{OL}$$
$$= 0.5V_{DD} - 0.5V_{OL}$$


وللتعويض في عبارة Δt:

$$t_{PHL} = \frac{2C_L(V_T + V_{DD} - V_{DD})}{k(V_{DD} - V_T)^2} + \frac{C_L}{k(V_{DD} - V_T)} \ln\left(\frac{2V_{DD} - 2V_T - 0.5V_{DD} - 0.5V_{OL}}{0.5V_{DD} - 0.5V_{OL}}\right)$$
$$= \frac{2C_LV_T}{k(V_{DD} - V_T)^2} + \frac{C_L}{k(V_{DD} - V_T)} \ln\left(\frac{1.5V_{DD} - 2V_T - 0.5V_{OL}}{0.5V_{DD} - 0.5V_{OL}}\right)$$

عبور الخرج من المنخفض إلى العالي 💗✨:

بنفس الآلية السابقة نستنتج علاقة Δt





- قبل انخفاض جهد الدخل يكون الترانزيستور NMOS في النمط الخطي. ينتقل بعد التبديل (V_{GS} =0) إلى القطع. وهو ما يبدو في الشكل السابق (b) وتكون مكثفة الخرج في حالة شحن.
- بكتابة KCL في عقدة الخرج للعاكس نجد:

$I_{RL} = I_C$ أو $\frac{V_{DD} - V_{OUT}}{R_L} = C_L\frac{dV_{OUT}}{dt}$ ومنها نجد $dt = R_L C_L \frac{dV_{OUT}}{V_{DD} - V_{OUT}}$

- يتم الحصول على الفترة الزمنية Δt المطلوبة للتغير في جهد الخرج اثناء شحن المكثفة بتكامل الطرفين:

$$\Delta t = t_4 - t_3 = \int_{t3(V_{OUT}=V_3)}^{t_4 V_{OUT}=V_4)} dt$$

$$= R_L C_L \int_{V_3}^{V_4} \frac{dV_{OUT}}{V_{DD} - V_{OUT}}$$

$$\Delta t = -R_L C_L \ln(V_{DD} - V_{OUT})\Big|_{V_3}^{V_4}$$

- بتعويض حدود التكامل نجد:

$$\Delta t = -R_L C_L[\ln(V_{DD} - V_4) - \ln(V_{DD} - V_3)]$$
$$= R_L C_L \ln\left(\frac{V_{DD} - V_3}{V_{DD} - V_4}\right)$$

ويكون الاختلاف في إيجاد v3 v4 فيكون:

زمن صعود الخرج t_r

يعرف بأنه الزمن الذي يأخذه الخرج كي يصعد من 10% حتى 90% من منطقة العبور بين VOL وVOH.

بتعويض ذلك نحصل على V3 وV4 كالتالي:

$$V_3 = V_{OL} + 0.1(V_{OH} - V_{OL}) = 0.1V_{OH} + 0.9V_{OL}$$
$$= 0.1V_{DD} + 0.9V_{OL}$$

and

$$V_4 = V_{OL} + 0.9(V_{OH} - V_{OL}) = 0.9V_{OH} + 0.1V_{OL}$$
$$= 0.9V_{DD} + 0.1V_{OL}$$

بتعويض هذه المعادلات في علاقة Δt لفترة عبور الخرج من المنخفض إلى العالي والمقابلة لـ tr نجد:

$$t_r = R_L C_L \ln\left[\frac{V_{DD} - (0.1V_{DD} + 0.9V_{OL})}{V_{DD} - (0.9V_{DD} + 0.1V_{OL})}\right]$$
$$= R_L C_L \ln\left[\frac{0.9V_{DD} - 0.9V_{OL}}{0.1V_{DD} - 0.1V_{OL}}\right]$$

أيضا يتناسب هذا الزمن طرديا مع CL

تأخير انتشار الخرج من المنخفض إلى العالي t_{PLH}

يعرف على انه الفرق الزمني بين نقطتي 50% من عبور جهد الدخل ومثلها من جهد الخرج.

لأننا استخدمنا جهد دخل خطوي في عمليات التحليل السابقة فإننا نحصل على T_{PLH} باستخدام $V_3 = V_{OL}$ و

$$V_4 = V_{OL} + 0.5(V_{OH} - V_{OL}) = 0.5V_{OH} + 0.5V_{OL}$$
$$= 0.5V_{DD} + 0.5V_{OL}$$

بتعويض ذلك في علاقة Δt لعبور الخرج من المنخفض للعالي نجد:

$$t_{PLH} = R_L C_L \ln\left(\frac{V_{DD} - V_{OL}}{V_{DD} - (0.5V_{DD} + 0.5V_{OL})}\right)$$
$$= R_L C_L \ln(2)$$

تطبيق ✨❤️:

حدد $t_{PLH}, t_{PHL}, t_r, t_f$ لعاكس NMOS محمل بمقاومة باعتبار أن قيمة مكثفة الحمل $C_L = 1pF$

توضيح الحل:

بالعودة إلى المثال 1_18 أعطيت القيم:

$$V_{DD} = 5V\ , K` = 20\mu A\backslash V^2, \frac{W}{L} = 10\frac{\mu m}{5\mu m}, V_T = 1V, R_L$$
$$= 50K\Omega$$

وسنستعمل هذه القيم في حل هذا المثال

Example 18.3 ***Dynamic Response of Resistor Loaded NMOS Inverter***

Determine t_f, t_{PHL}, t_r, and t_{PLH} for the resistor loaded NMOS inverter of Example 18.1 with a capacitive load of $C_L = 1$ pF.

Solution The dynamic response times are calculated by substituting directly into the expressions derived in this section to obtain

$$t_f = \frac{2(1p)[(1) + 0.1(0.566) - 0.1(5)]}{(40\mu)[(5) - (1)]^2} + \frac{(1p)}{(40\mu)[(5) - (1)]} \ln\left[\frac{1.9(5) - 2(1) - 0.9(0.566)}{0.1(5) + 0.9(0.566)}\right]$$
$$= 13.9\ ns$$

يمكن التعويض مباشرةً بالعلاقات التي استنتجناها سابقاً ونجد أن الأزمنة من رتبة النانو ثانية وهذه نتيجة مرغوبة لأنه تم تطبيق تردد من رتبة الغيغا هيرتز (التردد يتناسب عكسياً مع الزمن)


$$t_{PHL} = \frac{2(1p)(1)}{(40\mu)[(5)-(1)]^2} + \frac{(1p)}{(40\mu)[(5)-(1)]} \ln\left[\frac{1.5(5)-2(1)-0.5(0.566)}{0.5(5)+0.5(0.566)}\right]$$
$$= 8.47\ ns$$
$$t_r = (50k)(1p)\ln\left[\frac{0.9(5)-0.9(0.566)}{0.1(5)-0.1(0.566)}\right]$$
$$= 110\ ns$$
$$t_{PLH} = (50k)(1p)\ln(2) = 34.7\ ns$$

These dynamic response times are typically much longer than the response times that can be achieved with the other NMOS logic families and CMOS technology.

هوامش الضجيج:

سؤال ماهو مفهوم هوامش الضجيج ❤️✨؟

هو هو المسافة الآمنة بين مستويات الجهد المنطقية الحقيقية *(VOH/VOL)* وبين الحدود المقبولة عند الإدخال.*(VIh/VIL)*
((كل ما كان هذا الهامش أكبر، يعني أن النظام عنده مساحة أمان أكبر ضد التشويش)).



سؤال:
لماذا نرغب أن يكون هذا الهامش كبير؟

- مقاومة الضجيج :إذا دخلت إشارة فيها تشويش (مثلاً ارتفع الجهد المنخفض قليلاً بسبب ضجيج)، النظام لن يفسرها خطأ لأنها ما تزال ضمن الهامش.
- موثوقية أعلى :الإشارات الرقمية سوف تبقى واضحة ومفهومة حتى لو البيئة مليئة بتداخلات أو إشارات غير مرغوبة.
- تقليل الأخطاء المنطقية :الأخطاء التي بظهر بسبب التداخل رح ستقل بشكل كبير

ويعطى هامش الضجيج للمستوى المرتفع من الجهد بالعلاقة:


$$NM_H = V_{OH} - V_{IH}$$

ويعطى هامش الضجبج للمستوى المنخفض بالعلاقة:

$$NM_L = V_{IL} - V_{OL}$$

من عيوب المقاومة المسافة الكبيرة التي نستهلكها في تصنيع المقاومات على شرائح الدارات المتكاملة والاستهلاك الكبير للطاقة ولحل هذه المشاكل تم استنتاج بعض عوائل NMOS:


1 استخدام ترانزستور NMOS من نمط إغناء يعمل في منطقة الإشباع كحمل ✨❤️:



في الشكل a يربط طرف بوابة الحمل مع VDD وهذا يحقق أن الترانزستور يعمل في منطقة الإشباع وفي الشكل B يتم قصر طرف body مع طرف source

ولكن!!!!!! في هذه الحالة لن يصل V_{OH} إلى VDD بل سيكون $V_{OH} = V_{DD} - V_{IH}$ ولهذا السبب يتم


2 استخدام ترانزستور NMOS من نمط إغناء يعمل في المنطقة الخطية كحمل ✨❤️:



يربط طرف بوابة الحمل مع منبع جهد منفصل

ولكن!!!!!! كانت المشكلة من منبع التغذية الإضافي VGG ومن أجل هذا قمنا بالاستغناء عن الترانزستورات من نمط إغناء

3 استخدام ترانزستور NMOS من نمط إفقار كحمل ✨❤️:



القناة موجودة بشكل فيزيائي في الحمل

ولكن!!!!!!! المشكلة أن مراحل التصنيع غير متوافقة بسبب اختلاف أنواع الترانزستورات

البوابات المنطقية

القاعدة لبوابة في خرجها عاكس(..NOR,NAND):

تسلسل= AND

تفرع=OR


القاعدة لبوابة لا يوجد في خرجها عاكس(..AND,OR):

تسلسل= AND


تفرع=OR

معهن دارة عاكس قبل الخرج


بوابة NOR: ✨❤️



بوابة NAND: ✨❤️




بوابة OR,NOR معاً: ✨❤️



نلاحظ في هذا النوع من البوابات يوجد للبوابة خرجين عكس بعض توصل الترانزستورات التي على التفرع بحسب عدد لمداخل في البوابة وهذا يعطيني NOR فقط ولتصبح OR نضع العاكس على الخرج

بوابة AND,NAND معاً ✨❤️



انتهى الفصل الرابع

اللهم اجعل سعينا هذا سبباً لتوفيقنا

ومغفرتك 💜💜✨