


41

فريق كتابة المقررات الجامعية

الالكترونيات الدقيقة - Microelectronics

5 عائلة CMOS

السلام عليكم يا أصدقاء

نقدم لكم الفصل الخامس في مادة الالكترونيات الدقيقة للدكتور حسين بحبوح

نتمنى لكم دوام التوفيق 😊

عنوان المحاضرة	رقم الصفحة
عائلة CMOS	1
استنتاج النقاط الحرجة ونقطة الوسط لمميزة VTC لعاكس CMOS	10
الاستجابة الديناميكية لعاكس CMOS	24
معامل تحميل الخرج	33


الفصل الخامس: عائلة CMOS

درسنا سابقاً عائلة NMOS المحمل بالمقاومة ولاحظنا أن هذه العائلة تستهلك طاقة ونتيجة وجود مقاومة الحمل أدى هذا إلى عدم الوصول إلى الجهد المنطقي المنخفض (لسبب وجود مسار تيار عبر المقاومة الحمل يؤدي إلى جهد منخفض غير مثالي.) وفي تقنية CMOS تم حل هذه المشكلة

ومن ميزات هذه التقنية:

- لا تعتمد المستويات المنطقية على أبعاد الترانزستور كما في ترانزستور NMOS المحمل بالمقاومة (يؤدي هذا للحصول على كثافة تكامل عالية) ولكن!!! لنحصل على تيار مار أكبر يجب أن يتم تكبير الأبعاد
- في الحالة المستقرة (عندما تكون قيمة الخرج ثابتة عند 0 أو عند 1 منطقي) تكون المقاومة بين الخرج وV_{DD}(في حالة كان الخرج 1 منطقي) أو بين الخرج والأرضي (في حالة كان الخرج 0 منطقي) صغيرة وهذا مرغوب ليمر أكبر تيار ممكن في الخرج وبالمقابل نرغب بأن تكون مقاومة الدخل أكبر ما يمكن
- عائلة CMOS أقل حساسية للضجيج من عائلة NMOS المحمل بالمقاومة ويكون مجال هذه المقاومات من مرتبة الكيلو أوم
- لا يوجد ممر للتيار بين التغذية والأرضي مم يقلل من استهلاك الاستطاعة ولكن!! يوجد تيار تسريب بسيط من مرتبة الفيمتو أمبير ولهذا نقول إن تقنية CMOS لا تستهلك طاقة ساكنة أبداً

وسنتعرف على هذه العائلة التي تحوي جميع الميزات التي ذكرناها من خلال دراسة عاكس CMOS حيث سنتعرف على أنماط عمله ونقوم بدراسة مميزة VTC بيانياً وتحليلياً وسندرس تبديد الطاقة والاستجابة العابرة ومعامل تحميل الخرج



سيتم رسم منحني خواص PMOS في الربع الثالث لأن V_{SG_P} سيأخذ قيم سالبة و V_{DS_P} أيضاً سيأخذ قيم سالبة

ولإيجاد نقاط منحني مميزة VTC لهذه التقنية نحتاج إلى علاقات التي توصف عمل ترانزستور PMOS

وهي:

- *Cutoff* ≡ $V_{SG,P} \leq -V_{TP}$

$$I_{D,P}(OFF) = 0$$

- *Linear* ≡ $V_{SG,P} \geq -V_{TP}$ and $V_{SD,P} \leq V_{SG,P} + V_{TP}$

$$I_{D,P}(LIN) = k_P\left[(V_{SG,P} + V_{TP})V_{SD,P} - \frac{V_{SD,P}^2}{2}\right]$$

- *Saturation* ≡ $V_{SG,P} \geq -V_{TP}$ and $V_{SD,P} \geq V_{SG,P} + V_{TP}$

$$I_{D,P}(SAT) = \frac{k_P}{2}(V_{SG,P} + V_{TP})^2$$

or

$$I_{D,P}(SAT) = \frac{k_P}{2}(V_{SG,P} + V_{TP})^2(1 + \lambda V_{SD,P})$$

Body-Effect Coefficient ≡

$$\gamma_P = \frac{\sqrt{2qN_D\epsilon_{Si}}}{C_{ox}}$$

- *Elementary charge* ≡ $q = 1.60 \times 10^{-19}$ C
- *Donor dopant concentration* ≡ N_D [1/cm^3]
- *Permittivity of Silicon* ≡ $\epsilon_{Si} = 1.04 \times 10^{-12}$ F/cm

Channel-Length Modulation Parameter ≡ λ_P [V^{-1}]

Transconductance

- *Device transconductance parameter* ≡

$$k_P = k_P'\left(\frac{W}{L}\right)_P$$

- *Process transconductance parameter* ≡

$$k_P' = \mu_P C_{ox}$$

- *Hole mobility* ≡ $\mu_P = 230$ cm^2/V · s = 0.023 m^2/V · s

Gate Capacitance per Unit Area ≡

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

- *Permittivity* of SiO_2 ≡ $\epsilon_{ox} = 3.45 \times 10^{-13}$ F/cm = 3.45×10^{-17} F/μm = 3.45×10^{-11} F/m
- *Thickness of gate oxide* ≡ t_{ox}


Threshold Voltage

- *Enhancement-only* ≡ $V_{T0,P} < 0$
- *Enhancement-depletion* ≡ $V_{T0,P} > 0$
- *Body bias effect* ≡

$$V_{TP} = V_{T0,P} - \gamma_P(\sqrt{V_{BS,P} + 2|\phi_{Fn}|} - \sqrt{2|\phi_{Fn}|})$$

- *Zero body-bias threshold voltage* ≡ $V_{T0,P}$

شكل عاكس CMOS:



يكون رمز ترانزستور PMOSهو PO ورمز ترانزستور وهو يمثل الحمل NMOS هو NO وهو الترانزستور القائد ونلاحظ أن المنبع مربوط مع جهد التغذية في ترانزستورPMOS ومربوط مع الأرضي في ترانزستور NMOS (للحصول على الجهد المنطقي المرتفع والجهد المنطقي المنخفض بالشكل الأمثل) ويتم وصل مصرف الترانزستورين مع بعض ونأخذ الخرج من هذه النقطة وتم وصل بوابتي الترانزستورين وأخذ الدخل من هذه النقطة

يتم استنتاج بعض العلاقات الأساسية في عملية التحليل منها:

يعطى جهد الدخل بالعلاقة:

$$V_{IN} = V_{GS_N} = V_{DD} - V_{SG_P}$$

ويعطى جهد الخرج بالعلاقة:

$$V_{OUT} = V_{DS_N} = V_{DD} - V_{SD_P}$$

مناقشة عمل هذا العاكس:

في ترانزستور NO:

عندما يكون $V_{IN} = V_{DD}$ هذا يؤدي إلى $V_{GS_N} = V_{DD}$ وسينتقل إلى العمل في المنطقة الخطية يعمل كمسار لتفريغ المكثفة

في ترانزستور PO:

وتكون مقاومة الترانزستور لا نهائية لذلك هو في منطقة القطع مم يؤدي إلى تفريغ مكثفة الحمل لنحصل في الخرج على $V_{OUT} = 0$

ويحدث العكس عندما $V_{IN} = 0$

في ترانزستور NO:

$V_{GS_N} = 0$ ويكون الترانزستور في منطقة القطع وتكون مقاومته لا نهائية (لا يمرر تيار من الخرج إلى الأرضي)

في ترانزستور PO:

يكون $V_{SG_P} = V_{DD}$ ويعمل الترانزستور في المنطقة الخطية وتكون مقاومته محدودة ليمر تيار يقوم بشحن مكثفة الحمل ليصبح على الخرج $V_{OUT} = V_{DD}$

دراسة مميزة VTC لعاكس CMOS:

سندرس حالة الخرج العالي V_{OH} (دخل منخفض):

ومنه يكون $V_{IN} = V_{OL}$

سنتحقق الآن بالعلاقات الرياضية أين يعمل كل من الترانزستورين:

أولا ترانزستور NMOS:

نتحقق من الشرط $V_{GS_N} > V_{T_N}$

حيث $0 < V_{T_N}$ ومنه يكون هذا الترانزستور في منطقة القطع.

ومنه $I_{D,N} = 0$

وبالنسبة لترانزستور PMOS:

أولاً نتحقق من الشرط $V_{SG_P} < -V_{T_P}$ حيث $V_{SG_P} = V_{DD} - V_{IN}$ وبما أن جهد الدخل معدوم يكون $V_{SG_P} = V_{DD}$ ونلاحظ أن الشرط غير محقق ومنه الترانزستور في حالة توصيل

ونريد أن نعلم إن كان يعمل في منطقة الاشباع أو منطقة القطع حيث:
أولاً نتحقق من شرط العمل في المنطقة الخطية:

$$V_{SD_P} < V_{SG_P} + V_{T_P}$$

ونعوض $V_{DD} - V_{OUT} < V_{DD} - V_{IN} + V_{T_P}$

$$V_{DD} - V_{OUT} < V_{DD} + V_{T_P}$$
$$0 < V_{DD} + V_{T_P}$$

وبما أن الشرط محقق الترانزستور يعمل في المنطقة الخطية ومنه يعطى التيار المار في هذا الترانزستور بالعلاقة:

$$I_{D,P}(LIN) = K_P\left(\left(V_{SG_P} + V_{T_P}\right)V_{SD_P} - \frac{V_{SD_P}^2}{2}\right)$$

وبما أن التيار المار بالترانزستورين هو التيار ذاته فيكون $I_{D,N} = I_{D,P} = 0$:

$$I_{D,P}(LIN) = K_P\left(\left(V_{SG_P} + V_{T_P}\right)V_{SD_P} - \frac{V_{SD_P}^2}{2}\right) = 0$$
$$= 2K_P\left(\left(V_{DD} + V_{T_P}\right)V_{SD_P} - \frac{V_{SD_P}^2}{2}\right) = 0$$

وبإعادة ترتيب المعادلة نجد:

$$-K_P V_{SD_P}^2 + 2K_P\left(V_{DD} + V_{T_P}\right)V_{SD_P} = 0$$

وهي معادلة من الدرجة الثانية لها حلان
الحل الأول: $V_{SD_P} = 0$ وهذا الحل مقبول لأنه يحقق الترانزستور يعمل في المنطقة الخطية ويكون أيضاً $V_{OUT} = V_{OH} = V_{DD}$

حالة الخرج المنخفض V_{OL}(جهد دخل مرتفع):

$$V_{IN} = V_{OH} = V_{DD}$$

ترانزستور NMOS:

$$V_{IN} > V_{T_N}$$

والشرط محقق والترانزستور في حالة توصيل ولنعرف منطقة العمل:

نفرض أن الترانزستور يعمل في المنطقة الخطية

$$V_{DS_N} < V_{GS_N} - V_{T_N}$$
$$V_{OUT} < V_{IN} - V_{T_N}$$
$$0 < V_{IN} - V_{T_N}$$

ومنه الشرط محقق والترانزستور يعمل في المنطقة الخطية يعطى التيار بالعلاقة

$$I_{D,N}(LIN) = K_N\left(V_{GS_N} - V_{T_N}\right)V_{DS_N} - \frac{V_{DS_N}^2}{2}$$

ترانزستور PMOS:

$$V_{IN} > |V_{T_P}|$$

ومنه الترانزستور يعمل في منطقة القطع ويكون $I_{D,P} = 0$

وبتطبيق مبدأ الموازنة $I_{D,P} = I_{D,N} = 0$ يكون:

$$I_{D,N}(LIN) = K_N\left(V_{GS_N} - V_{T_N}\right)V_{DS_N} - \frac{V_{DS_N}^2}{2} = 0$$

$V_{DS_N} = 0$ والحل مقبول لأنه يحقق شرط العمل في المنطقة الخطية

ويكون جهد الخرج $V_{DS_N} = V_{OL} = V_{OUT}$

ملاحظة: نلاحظ أن خرج CMOS يتأرجح بين جهد التغذية والأرضي ولهذا يقال أن الجهد ينتقل rail to rail أي ينتقل الخرج من الخط العالي إلى الخط المنخفض

منطقة العبور

القيم المتوسطة للجهد موضحة في الجدول الآتي

TABLE 23.1 States of Transistors for CMOS Inverter

Critical Point	NMOS N_O	PMOS P_O
V_{OH}	Cutoff	Linear
V_{IL}	Saturation	Linear
V_M	Saturation	Saturation
V_{IH}	Linear	Saturation
V_{OL}	Linear	Cutoff


ملاحظة: يجب حفظ هذا الجدول

تبديد الطاقة في تقنية CMOS:

$$P_{DD}(avg) = \frac{I_{DD}(OH) + I_{DD}(OL)}{2} V_{DD}$$
$$= \frac{(0) + (0)}{2} V_{DD} = 0$$

نلاحظ أن تبديد الطاقة في تقنية CMOS تقريباً معدوم (باستثناء تيارات التسريب العكسية التي تكون قيمتها بحدود 10^{-18}

كمثال عملي من حياتنا الواقعية: عند وضع الحاسب في وضع السكون لن يستهلك أي طاقة



ولكن!!! هناك لحظة سيكون فيها للاستطاعة قيمة وهي عندما تكون قيمة الجهد تقع مابين V_{IL}, V_H لان الترانزستورين N,P يكونان فعالين في نفس اللحظة ونصل إلى أعلى مرور للتيار عند النقطة V_M حيث يمثل المنحني a علاقة تغير التيار بالنسبة لجهد الدخل والمنحني b علاقة تغير الاستطاعة بالنسبة لجهد الدخل

تعطى قيمة الاستطاعة الديناميكية بالعلاقة:

$$P_{DD}(CMOS) = P_{DD}(dyn) = C_L V V_{DD}^2$$

حيث:

C_L: مكثفة الحمل

V: التردد

V_{DD}: جهد التغذية

تطبيق:

حدد الاستطاعة المبددة المستهلكة في عاكس *CMOS* إذا كان $V_{DD} = 5V$ والتردد $V = 25\ MHZ$ وقيمة مكثفة الحمل $C_L = 0.05PF$

Determine the power dissipated in a CMOS inverter with $V_{DD} = 5$ V operating at 25 MHz and a load capacitance of $C_L = 0.05$ pF.

الحل:

$$P_{DD} = (0.05P)(25M)(5)^2 = 31.25\mu W$$


نتيجة: كلما زدنا مكثفة الحمل أو التردد أو جهد التغذية ستزداد الاستطاعة الديناميكية لأن العلاقة طردية

دراسة مميزة VTC لترانزستور CMOS


سوف نوجد نقاط تقاطع منحني الخواص لعاكس CMOS مع خط الحمل

نعلم أن في تقنية CMOS أنه في كل منطقة من مناطق العمل يعمل أحد الترانزستورين كقائد والترانزستور الآخر كحمل (متتام)

يمثل الشكل (1)مميزة ترانزستور PMOS واعتبرنا $V_{DD} = 2.5V$ حيث للحصول على قيمة جهد الدخل والتيار المار بترانزستور N نطبق العلاقات المكتوبة تحت الشكل 2 لنحصل على الشكل 2 ((العلاقة الأولى اجت من هون :
$(V_{IN} = V_{GS_N} = V_{DD} - V_{SG_P})$) ولتمثيل مميزة ترانزستور NMOS نقوم بعملية Mirroring (إزاحة)بالنسبة للمحورx بمقدار vdd عن طريق تطبيق العلاقة $(V_{OUT} = V_{DD} + V_{DS_P})$



ينتج عن تراكب الشكل 3 مع الشكل1 الشكل التالي:




نريد الحصول على علاقة جهد الخرج مع جهد الدخل من تقاطع جهود الدخل المتماثلة ((حيكون عنا جهد دخل لترانزستور Nوجهد دخل للترانزستورP كل جهد منن لح يعطيني نقطة على محور جهد الخرج))

مثال: في النقطة Aعندما يكون $V_{IN,N} = 0$ سيتقاطع مع $V_{IN,P} = 0$ سيتقاطع المنحنيان عند $V_{OUT} = V_{DD} = 2.5$ وفي النقطة B عندما يكون $V_{IN,N} = 0.5$ سيتقاطع مع $V_{IN,P} = 0.5$ ستصبح قيمة جهد الخرج بشكل تقريبي $V_{OUT} \cong 2.3$

نلاحظ أن جميع النقاط

تصبح المميزة بالشكل:



قمنا بالمحاضرة السابقة بحساب جهد الخرج العالي وجهد الخرج المنخفض وسنكمل في هذه المحاضرة حساب النقاط الحرجة V_{IH}, V_{IL} وحساب نقطة الوسط V_M

حساب جهد الدخل المنخفض V_{IL} ✨❤️::

في هذه النقطة يعمل ترانزستور NMOS في نمط الاشباع ترانزستور PMOSفي المنطقة الخطية (يمكن التأكد من هذا نم خلال التحقق من شروط مناطق عمل الترانزستور كما درسنا في المحاضرة السابقة) ولذلك فيكون:

$$,V_{GS} = V_{IL}, V_{SD\,P} = V_{DD} - V_{OUT}, V_{SG\,P} = V_{DD} - V_{IL}$$

$$I_{D,P}(LIN) = k_P\left[(V_{SG,P} + V_{TP})V_{SD,P} - \frac{V_{SD,P}^2}{2}\right]$$
$$= k_P\left[(V_{DD} - V_{IL} + V_{TP})(V_{DD} - V_{OUT}\right.$$
$$\left. - \frac{(V_{DD} - V_{OUT})^2}{2}\right]$$

$$I_{D,N}(SAT) = \frac{k_N}{2}(V_{GS,N} - V_{TN})^2$$
$$= \frac{k_N}{2}(V_{IL} - V_{TN})^2$$

ولتحقيق التوازن بين التيارين $NMOS, PMOS$

((الترانزستور PMOSهو يلي تأثيره أكبر (الترانزستور المفتوح اكثر من NMOS لأننا قراب للصفر المنطقي) ويلي عم يمرر تيار بشكل فعلي وتيار الـ PMOS ليس مستقلًا، بل يتحدد من معادلة التوازن بينه وبين تيار الـ NMOS. لذلك هو تابع لـ Vin الذي يحدد حالة NMOS و Vout الذي يحدد حالة PMOS في نفس الوقت)) .

وبمساواة مشتقات التيارات:

$$dI_{D,N}(V_{IL}) = dI_{D,P}(V_{IL}, V_{OUT})$$
$$\frac{dI_{D,N}}{dV_{IL}}dV_{IL} = \frac{\partial I_{D,P}}{\partial V_{IL}}dV_{IL} + \frac{\partial I_{D,P}}{\partial V_{OUT}}dV_{OUT}$$

وكما نعلم من المحاضرات السابقة أن الميل في النقاط الحرجة يكون يساوي 1-

$$\frac{dV_{OUT}}{dV_{IN}} = \frac{dV_{OUT}}{dV_{IL}} = \frac{\frac{dI_{D,N}}{dV_{IL}} - \frac{\partial I_{D,P}}{\partial V_{IL}}}{\frac{\partial I_{D,P}}{\partial V_{OUT}}} = -1$$

وبمساواة جداء الطرفين جداء الوسطين يكون:

$$\frac{dI_{D,N}}{dV_{IL}} - \frac{\partial I_{D,P}}{\partial V_{IL}} = -\frac{\partial I_{D,P}}{\partial V_{OUT}}$$

وباشتقاق علاقات التيار نجد:

$$k_N(V_{IL} - V_{TN}) + k_P(V_{DD} - V_{OUT}) = -k_P[-(V_{DD} - V_{IL} + V_{TP}) + (V_{DD} - V_{OUT})]$$

ونعزل الجهد V_{IL} المراد ايجاده:

$$V_{IL} = \frac{2V_{OUT} - V_{DD} + V_{TP} + \frac{k_N}{k_P}V_{TN}}{1 + \frac{k_N}{k_P}}$$

ونلاحظ أن كل المعطيات معلومة ماعدا جهد الخرج ولإيجاده بالاستفادة من العلاقة:

$$I_{D,N}(SAT) = I_{D,P}(LIN)$$

$$\frac{k_N}{2}(V_{IL} - V_{TN})^2 = k_P\left[(V_{DD} - V_{IL} + V_{TP})(V_{DD} - V_{OUT}) - \frac{(V_{DD} - V_{OUT})^2}{2}\right]$$

نعوض قيمة V_{IL}نحصل على معادلة من الدرجة الثانية نقوم بحلها بالنسبة ل V_{OUT} وهو المطلوب

جهد الدخل العالي V_{IH} ✨💗:

في هذه النقطة يعمل الترانزستورNMOS في المنطقة الخطية وترانزستور PMOS في منطقة الاشباع ولهذا يكون $V_{DS_N} = V_{OUT}, V_{GS_N} = V_{IH}, V_{SG_P} = V_{DD} - V_{IH}$

$$I_{D,N}(LIN) = k_N\left[(V_{GS,N} - V_{TN})V_{DS,N} - \frac{V_{DS,N}^2}{2}\right] = k_N\left[(V_{IH} - V_{TN})V_{OUT} - \frac{V_{OUT}^2}{2}\right]$$

$$I_{D,P}(SAT) = \frac{k_P}{2}(V_{SG,P} + V_{TP})^2 = \frac{k_P}{2}(V_{DD} - V_{IH} + V_{TP})^2$$

((الترانزستور NMOS يلي تأثيره أكبر (الترانزستور المفتوح اكثر من PMOS لأننا قراب للواحد المنطقي) ويلي عم يمرر تيار بشكل فعلي وتيار الـ NMOS ليس مستقلًا، بل يتحدد من معادلة التوازن بينه وبين تيار الـ PMOS. لذلك هو تابع لـ Vin الذي يحدد حالة PMOS و Vout الذي يحدد حالة NMOS في نفس الوقت)) .

وبمساواة مشتقات التيارات:

$$dI_{D,N}(V_{IH}, V_{OUT}) = dI_{D,P}(V_{IH})$$

$$\frac{\partial I_{D,N}}{\partial V_{IH}} dV_{IH} + \frac{\partial I_{D,N}}{\partial V_{OUT}} dV_{OUT} = \frac{dI_{D,P}}{dV_{IH}} dV_{IH}$$

ويكون:

$$\frac{dV_{OUT}}{dV_{IN}} = \frac{dV_{OUT}}{dV_{IH}} = \frac{\frac{dI_{D,P}}{dV_{IH}} - \frac{\partial I_{D,N}}{\partial V_{IH}}}{\frac{\partial I_{D,N}}{\partial V_{OUT}}} = -1$$

وبإعادة الترتيب وتعويض المشتقات نحصل على:

$$-k_P(V_{DD} - V_{IH} + V_{TP}) - k_N V_{OUT} = -k_N[(V_{IH} - V_{TN}) - V_{OUT}]$$

ونعزل V_{IH} من المعادلة السابقة:

$$V_{IH} = \frac{V_{DD} + V_{TP} + \frac{k_N}{k_P}(V_{TN} + 2V_{OUT})}{1 + \frac{k_N}{k_P}}$$

ونلاحظ أن جميع المعطيات معلومة ماعدا جهد الخرج ولإيجاده نستفيد من العلاقة:

$$I_{D,N}(LIN) = I_{D,P}(SAT)$$

$$k_N\left[(V_{IH} - V_{TN})V_{OUT} - \frac{V_{OUT}^2}{2}\right] = \frac{k_P}{2}(V_{DD} - V_{IH} + V_{TP})^2$$

سينتج معادلة تربيعية حلها هو قيمة جهد الخرج

جهد نقطة الوسط V_M ✨❤️:

هي النقطة التي يتساوى عندها جهد الخرج مع جهد الدخل ويكون كلا الترانزستورين يعملان في منطقة الإشباع فيكون $V_{IN} = V_{OUT} = V_M, V_{GS_N} = V_M, V_{SG_P} = V_{DD} - V_M$

$$I_{D,N}(SAT) = \frac{k_N}{2}(V_{GS,N} - V_{TN})^2 = \frac{k_N}{2}(V_M - V_{TN})^2$$

$$I_{D,P}(SAT) = \frac{k_P}{2}(V_{SG,P} + V_{TP})^2 = \frac{k_P}{2}(V_{DD} - V_M + V_{TP})^2$$

$$V_M = \frac{V_{DD} + V_{TP} + V_{TN}\sqrt{\frac{k_N}{k_P}}}{1 + \sqrt{\frac{k_N}{k_P}}}$$

تطبيق ✨❤️:

احسب هامش الضجيج وجهد نقطة الوسط لعاكس CMOS بالاستفادة من المعطيات التالية:

Example 23.2 *CMOS Inverter*

Calculate the noise margins and midpoint voltage for a CMOS inverter. Use $V_{DD} = 5$ V, $k'_N = 40\ \mu A/V^2$, $W_N/L_N = 4\mu m/2\mu m$, $V_{TN} = 1$ V, $k'_P = 16\ \mu A/V^2$, $W_P/L_P = 8\mu m/2\mu m$, and $V_{TP} = -1$ V.

نلاحظ أن المعطيات تفيدنا في حساب وسيط الناقلية التبادلية K لكل من الترانزستورين NMOS,PMOS فنحصل على:

الحل:

$$k_N = k'_N\left(\frac{W}{L}\right)_N = (40\mu)\left(\frac{4\mu}{2\mu}\right) = 80\ \mu\frac{A}{V^2}$$

and

$$k_P = k'_P\left(\frac{W}{L}\right)_P = (16\mu)\left(\frac{8\mu}{2\mu}\right) = 64\ \mu\frac{A}{V^2}$$

This gives a ratio of $k_N/k_P = 1.25$.

ونتسب قيمة K_N الناتجة على قيمة K_P

ملاحظة: يكون وسيط الناقلية التبادلية لترانزستور NMOSأكبر بكثير من وسيط الناقلية التبادلية لترانزستور PMOS والسبب يعود لأن حركية الالكترونية أعلى بضعفين من حركية الثقوب

المطلوب هو حساب هامش الضجيج ونعلم أن قانون **هامش الضجيج المرتفع:**

$$NM_H = V_{OH} - V_{IH}$$

وهامش الضجيج المنخفض:

$$NM_L = V_{IL} - V_{OL}$$

لهذا سنحتاج إلى حساب هذه النقاط:

أولاً سنقوم ب إيجاد جهد الخرج العالي وجهد الخرج المنخفض:

وكما استنتجنا سابقاً يكون $V_{OH} = V_{DD} = 5V$ و$V_{OL} = 0$

ولحساب جهد الدخل المنخفض:

من القانون الذي قمنا باستنتاجه:

$$V_{IL} = \frac{2V_{OUT}(IL) - (5) + (-1) + \frac{(80\mu)}{(64\mu)}(1)}{1 + \frac{(80\mu)}{(64\mu)}}$$
$$= 0.89V_{OUT}(IL) - 2.375$$

ونلاحظ أن جهد الخرج مجهول ونقوم بحسابه من خلال علاقة المساواة بين تياري الترانزستورين ((كما في الاستنتاج))

ملاحظة: لازم نحفظ منطقة عمل كل ترانزستور في كل نقطة مشان نعرف أي قانون للتيار لازم نستخدم

$$\frac{(80\mu)}{2}[V_{IL} - (1)]^2 = (64\mu)\left\{[(5) - V_{IL} + (-1)][(5) - (1.125V_{IL} + 2.375)] - \frac{[(5) - (1.125V_{IL} + 2.375)]^2}{2}\right\}$$

Reducing and collecting like terms gives

$$(8.5\mu)V_{IL}^2 + (-212.9\mu)V_{IL} + (-467.8\mu) = 0$$

نحصل على معادلة من الدرجة الثانية عند حلها نحصل على القيمتين:

Solving this reduced quadratic yields

$$V_{IL} = 2.03 \text{ or } -27.1 \text{ V}$$

and thus $V_{IL} = 2.03$ V.

ونقبل القيمة الموجبة

ولحساب جهد الدخل العالي:

Solution (Input High Voltage) V_{IH} is found by first substituting into the linear relation to obtain

$$V_{IH} = \frac{(5) + (-1) + \dfrac{(80\mu)}{(64\mu)}[1 + 2V_{OUT}(IH)]}{(1) + \dfrac{(80\mu)}{(64\mu)}}$$

$$= 1.11V_{OUT}(IH) + 2.33$$

Solving for $V_{OUT}(IH)$ yields

$$V_{OUT}(IH) = 0.9V_{IH} - 2.1$$

Next, substituting into the quadratic expression for V_{IH} obtained from equating drain currents gives

$$(80\mu)\left\{[V_{IH} - (1)](0.9V_{IH} - 2.1) - \frac{(0.9V_{IH} - 2.1)^2}{2}\right\} = \frac{(64\mu)}{2}[(5) - V_{IH} + (-1)]^2$$

Collecting like terms yields

$$(7.6\mu)V_{IH}^2 + (167.2\mu)V_{IH} + (-520\mu) = 0$$

and solving the reduced quadratic, we have

$$V_{IH} = 2.76 \text{ or } -24.8 \text{ V}$$

Hence, $V_{IH} = 2.76$ V.

والآن أصبحت لدينا كل المعطيات اللازمة لحساب هامش الضجيج المرتفع وهامش الضجيج المنخفض وجهد نقطة الوسط وبالتعويض:

Solution (Input Noise Margins) The noise margins are then calculated as

$$NM_H = V_{OH} - V_{IH} = (5) - (2.76) = 2.24\ V$$
$$NM_L = V_{IL} - V_{OL} = (2.03) - (0) = 2.03\ V$$

The midpoint voltage is found by direct substitution

$$V_M = \frac{(5) + (-1) + (1)\sqrt{\frac{(80\mu)}{(64\mu)}}}{1 + \sqrt{\frac{(80\mu)}{(64\mu)}}} = 2.42\ V$$

وهو المطلوب


عاكس CMOS المتناظر

عندما يكون العاكس متناظر يكون زمن الصعود يساوي تماماً زمن الهبوط

$$V_M = \frac{V_{DD} + V_{TP} + V_{TN}\sqrt{\frac{k_N}{k_P}}}{1 + \sqrt{\frac{k_N}{k_P}}}$$

ومن المرغوب أن تكون V_M مساوية تماماً ل $\frac{V_{DD}}{2}$ ولو جعلنا $K_N = K_P$ وبمساواة جهد العتبة للترانزستورين (واحد موجب والتاني سالب بروحو مع بعض) باستخدام عملية الزرع الأيوني

ويكون منحني المميزة VTC متناظرة ويكون النتقال بين مستويات المنطق حاد وواضح مما يجعل هوامش الضجيج أكبر



ملاحظة: عندما يكون جهد الدخل المرتفع يساوي جهد الدخل المنخفض هذا يعطي هوامش ضجيج متساوية

وللمساواة بين K_P, K_N:

$$k'_N \frac{W_N}{L_N} = k'_P \frac{W_P}{L_P}$$

وتكون عادةً سعة مكثفة الأوكسيد لكل من الترانزستورين متساوية والسبب أنه في عمليات التصنيع تنمو طبقة الأكسيد لكل من بوابتي الترانزستورين بنفس الوقت وبنفس السماكة

$$\mu_N \frac{W_N}{L_N} = \mu_P \frac{W_P}{L_P}$$

وتكون قيمة حركية الالكترونات بين ذرات السيليكون $\mu_N(Si) = 580 cm/V.s$. وحركية الثقوب بين ذرات السيليكون $\mu_P(Si) = 230 \frac{cm}{V.S}$

$$(580) \frac{W_N}{L_N} = (230) \frac{W_P}{L_P}$$

$$\frac{W_P}{L_P} \approx 2.5 \frac{W_N}{L_N}$$

أي لجعل وسيطي الناقلية التبادلية متساويين يجب أن يرتبطا بنسبة حركية حوامل الشحنة وهي 2.5 تقريباً

تطبيق من السلايدات ❤️✨::

Example 23.3 ***Symmetric CMOS Inverter***

(a) Design a symmetric CMOS inverter using the values of V_{DD}, V_{TN}, V_{TP}, k'_N, and k'_P used in Example 23.1. For the NMOS device, use a channel width of $W_N = 4\ \mu m$ and channel lengths of $L_N = L_P = 2\ \mu m$ for both transistors. Verify that the midpoint voltage is half of V_{DD} and V_{IL} and V_{IH} are symmetric about V_M.

(b) Also, verify that the gate oxide capacitances for the NMOS and PMOS devices of Example 23.1 are equal.

صمم عاكس CMOS متناظر باستخدام القيم المعطاة في المثال السابق بفرض عرض قناة ترانزستور $W_N = 4N$ وطول القناة لكلا الترانزستورين $L_N = L_P = 2\mu m$ تأكد من أن جهد نقطة الوسط هو نصف جهد التغذية V_{DD} و أن جهد الدخل المنخفض وجهد الدخل العالي متناظرة بالنسبة ل V_M

الطلب B: تأكد من أن سعة مكثفة الاكسيد لكل من الترانزستورين متساوية

الحل:

نلاحظ من المعطيات لدينا طول الترانزستور PMOS بالإضافة إلى وسيط الناقلية التبادلية لكل من الترانزستورين ومنه نستطيع إيجاد عرض الترانزستور اللازم ليكون منحني مميزة VTC متناظر

Solution (a) For symmetry, the P-channel MOSFET should have a channel width of

$$W_P = 2.5\frac{W_N}{L_N}L_P = 2.5\frac{(4\mu)}{2\mu}(2\mu) = 10\ \mu m$$

The device transconductance parameters are

$$k_N = k_N'\left(\frac{W}{L}\right)_N = (40\mu)\left(\frac{4\mu}{2\mu}\right) = 80\ \mu\frac{A}{V^2}$$

and

$$k_P = k_P'\left(\frac{W}{L}\right)_P = (16\mu)\left(\frac{10\mu}{2\mu}\right) = 80\ \mu\frac{A}{V^2}$$

Note the device transconductance parameters are equal.

ولإيجاد جهد نقطة الوسط:

Solution (Midpoint Voltage) The midpoint voltage for this inverter is

$$V_M = \frac{(5) + (-1) + (1)\sqrt{\frac{(80\mu)}{(80\mu)}}}{1 + \sqrt{\frac{(80\mu)}{(80\mu)}}} = 2.5\ V = \frac{V_{DD}}{2}$$

Solution (Input Low Voltage) V_{IL} is found by simultaneously solving the linear and quadratic expressions. Substitution into the linear exprssion yields

ولإيجاد جهد الدخل المنخفض:

$$V_{IL} = \frac{2V_{OUT}(IL) - (5) + (-1) + \frac{(80\mu)}{(80\mu)}(1)}{1 + \frac{(80\mu)}{(80\mu)}}$$

$$= V_{OUT}(IL) - 2.5$$

and solving for $V_{OUT}(IL)$ gives

$$V_{OUT}(IL) = V_{IL} + 2.5$$

Substitution into the quadratic expression resulting from equating drain currents yields

$$\frac{(80\mu)}{2}[V_{IL} - (1)]^2 = (80\mu)\left\{[(5) - V_{IL} + (-1)][(5) - (V_{IL} + 2.5)] - \frac{[(5) - (V_{IL} + 2.5)]^2}{2}\right\}$$

Reducing and collecting like terms gives

$$0V_{IL}^2 + (240\mu)V_{IL} - (510\mu) = 0$$

Solving this reduced quadratic yields

$$V_{IL} = 2.125\ V$$

حساب جهد الدخل العالي:

Solution (Input High Voltage) V_{IH} is found by first substituting into the linear relation

$$V_{IH} = \frac{(5) + (-1) + \frac{(80\mu)}{(80\mu)}[1 + 2V_{OUT}(IH)]}{(1) + \frac{(80\mu)}{(64\mu)}}$$

$$= V_{OUT}(IH) + 2.5$$

Solving for $V_{OUT}(IH)$ yields

$$V_{OUT}(IH) = V_{IH} - 2.5$$

Next, substituting into the quadratic expression for V_{IH} obtained from equating drain currents gives

$$(80\mu)\left\{[V_{IH} - (1)](V_{IH} - 2.5) - \frac{(V_{IH} - 2.5)^2}{2}\right\} = \frac{(80\mu)}{2}[(5) - V_{IH} + (-1)]^2$$

Collecting like terms yields

$$0V_{IH}^2 + (240\mu)V_{IH} + (-690\mu) = 0$$

Solving the reduced quadratic yields

$$V_{IH} = 2.875\ V$$

وللتحقق من تناظر النقطين بالنسبة لجهد نقطة الوسط:

$$V_M - V_{IL} = (2.5) - (2.125) = 0.375\ V$$

and

$$V_{IH} - V_M = (2.875) - (2.5) = 0.375\ V$$

حل الطلب B:

$$C_{ox}(NMOS) = \frac{k'_N}{\mu_N} = \frac{\left(40\mu \frac{A}{V^2}\right)}{\left(580 \frac{cm}{V \cdot s}\right)} = 696 \frac{aF}{\mu m^2}$$

and

$$C_{ox}(PMOS) = \frac{k'_P}{\mu_P} = \frac{\left(16\mu \frac{A}{V^2}\right)}{\left(230 \frac{cm}{V \cdot S}\right)} = 696 \frac{aF}{\mu m^2}$$

عاكس CMOS ذي الحجم الأصغري:

نستخدم العاكس CMOS بالحجم الأصغري **عندما تكون الأولوية لتقليل المساحة والطاقة** وليس السرعة أو القدرة على القيادة. ويكون معامل تحميل الخرج لهذه الترانزستورات صغير بينما إذا أردنا سرعة أو قدرة أعلى، نلجأ لتكبير الحجم.

تطبيق: ✨❤️

احسب هامش الضجيج لعاكس CMOS تكون نسبة العرض إلى الطول لكل من الترانزستورين متساوية واستخدم وسيطي الناقلية التبادلين للمعالجة وجهدي العتبة الآتيين

Example 23.4 ***Minimum Size CMOS Inverter***

Determine the noise margins for a CMOS inverter with transistor channel width/length ratios of $W_N/L_N = W_P/L_P = 4\mu m/2\mu m$. Use the parameters $k'_N = 40\ \mu A/V^2$ and $k'_P = 16\ \mu A/V^2$ and threshold voltage $V_{TN} = 1$ V and $V_{TP} = -1$ V used in the previous examples.

الحل:

أولاً نريد حساب وسيط الناقلية التبادلية لكل من الترانزستورين:

Solution (Device Transconductance Parameters) The device transconductances parameters are first obtained as

$$k_N = k'_N\left(\frac{W}{L}\right)_N = (40\mu)\left(\frac{4\mu}{2\mu}\right) = 80\ \mu\frac{A}{V^2}$$

and

$$k_P = k'_P\left(\frac{W}{L}\right)_P = (16\mu)\left(\frac{4\mu}{2\mu}\right) = 32\ \mu\frac{A}{V^2}$$

وكما استنتجنا سابقاً في عواكس CMOS تكون قيم جهد الخرج المرتفع والمنخفض بالشكل:

Solution (Output High and Low Voltages) The output high and low voltages are simply

$$V_{OH} = 5\ V$$

and

$$V_{OL} = 0$$

وبالتعويض بالقوانين التي استنتجناها في المحاضرة السابقة نحصل على القيم التالية لجهود الدخل:

Solution (Input Low and High Voltages) The input low and high voltages are found by the methods of section 23.4 to be

$$V_{IL} = 1.70\ V$$

and

$$V_{IH} = 2.43\ V$$

ومنه يمكننا حساب هوامش الضجيج حيث:


$$V_{NMH} = V_{OH} - V_{IH} = (5) - (2.43) = 2.57\ V$$

$$V_{NML} = V_{IL} - V_{OL} = (1.70) - (0) = 1.70\ V$$

نلاحظ أن قيمة هامش الضجيج المرتفع هي مقبولة ولكن قيمة هامش الضجيج المنخفض صغيرة قليلاً وهذا غير مرغوب
ولكن الاستفادة هنا كانت من تصغير ابعاد الترانزستورات وبالتالي زيادة في العناصر على الشريحة الواحدة

مكثفات عاكس CMOS:

مكثفات دخل العاكس:




في كل ترانزستور ينشأ مكثفات نتيجة عملية التصنيع ((بين كل طرفين ينشأ مكثفة ماعدا بين المصدر والمصرف))
ولكن سنهتم بدراسة مكثفات البوابة فقط

عند النظر من جهة الدخل سنرى مكثفات البوابة لكل من الترانزستورين ونعلم أن كل بوابة تمثل مكثفة مصنوعة من الأكسيد وهي تساوي تقريباً أبعاد هذه المكثفات مضروبة بسماكة الأوكسيد ((الها نفس القيمة بالترانزستورين)) وتكون العلاقة:

$$C_{IN} = C_{GN} + C_{GP} \approx (W_N L_N + W_P L_P) C_{OX}$$

ملاحظة: في الأجهزة الرقمية الحديثة تستخدم المكثفات لتخزين إما قيمة صفر أو واحد منطقي كبديل عن عناصر التخزين (القلابات والمواسك)

مكثفات خرج العاكس:




تمثل السعات المارة بالمصرف مكثفات الخرج ونلاحظ عدم ذكر المكثفات التي تربط الجسم مع المصدر في كلا الترانزستورين والسبب أنه في هذا المثال تم قصر هذين الطرفين مع بعضهما وقمنا بهذا لتبسيط الدراسة ولكن في بعض الدراسات لا يتم قصر الطرفين مع بعضهما عندها نقوم بذكر هذه المكثفات وتعطى بالعلاقة:

$$C_{OUT} = (C_{GD_N} + C_{DB_N}) + (C_{GD_P} + C_{DB_P}$$

سعة العقدة المشتركة:

يمثل العاكس الذي على اليسار العاكس القائد والعاكس الذي على اليمين يمثل الحمل




وتعد المكثفات الموجودة على دخل الحمل هي المكثفات المسيطرة والسبب أنه عند تطبيق الدخل على بوابات العاكس القائد تنتقل الإشارة من خرج العاكس القائد إلى بوابات العاكس الذي يمثل الحمل ((يعني خرج القائد عم يشحن ويفرغ مكثفات البوابات اللي بعدها، وهي عادةً أكبر وأوضح من أي سعات طفيلية تانية.))

ولهذا نعتبر أن العاكس له مكثفة حمل موضوعة على الخرج هي المكثفة التي نهتم بدراستها وهي تكون السبب الرئيسي للتأخير الديناميكي واستهلاك الطاقة


ملاحظة: للدراسة الدقيقة لا تهمل مكثفة الوصلة بين القائد والحمل وتمسى هذه المكثفة ب C_{LINE} ولكن للتبسيط سنقوم بإهمالها في دراستنا

ملاحظة: منحط فتحة لكلشي بخص الحمل

وبعد اختزال المكثفات يصبح لدينا الشكل:



تطبيق بالأرقام لتوضيح الفكرة السابقة ✨❤️:



حدد قيمة مكثفة دخل العاكس CMOS المبين بالشكل المجاور واعتبر أن $t_{ox} = 500\mathring{A}$

علماً أن:

Permittivity of $SiO_2 \equiv \epsilon_{ox} = 3.45 \times 10^{-13}$ F/cm $= 3.45 \times 10^{-17}$ F/μm $= 3.45 \times 10^{-11}$ F/m

الحل:

أولاً نوجد سعة مكثفة أكسيد البوابة

$$C'_{ox} = \frac{\epsilon_{ox}}{t_{ox}} = \frac{\left(3.45 \times 10^{-11}\ \frac{F}{m}\right)}{(500 \times 10^{-10} m)} = 690\ \frac{\mu F}{m^2}$$
$$= 690\ \frac{aF}{\mu m^2}$$

where 1 aF (*atto*farrad) is 10^{-18} F.

توضيح كيفية استنتاج الواحدات:
الناتج الأساسي$m\backslash F \times 10^{-4} \times 6.9$ ويكون $F \rightarrow 10^{6}\mu F$وعندها يصبح الناتج $\frac{690\mu F}{m^2}$ ولتحويل المتر مربع إلى واحدة أصغر وهي μm^2 نضرب البسط والمقام ب 10^{12}للتحويل إلى الميكرومتر مربع فنحصل على $690\frac{aF}{\mu m^2}$ حيث a هي أتو فاراد وتساوي 10^{-18}

والآن نستطيع حساب مكثفة الدخل بالتعويض بالقانون:

$$C_{IN} = C_{G,N} + C_{G,P} \approx (W_N L_N + W_P L_P) C_{OX}$$
$$= [(4\mu)(2\mu) + (10\mu)(2\mu)]\left(690\frac{a}{\mu m^2}\right) = 19.3fF$$

طلب إضافي: أعد الطلب السابق واعتبر أن $W_N\backslash L_N = 100\mu m\backslash 200\ \mu m$, $W_P\backslash L_P = 250\mu m\backslash 2\mu m$

بالتعويض نجد:


$$[(100\mu)(200\mu) + (250\mu)(2\mu)]\left(690\frac{a}{\mu m^2}\right) = 483fF$$

ملاحظة نحصل على قيمة 1PF في عاكس كبير جداً وأيضاً تسمح تقنيات CMOS الحديثة بجعل سماكة الأكسيد أقل من $200\mathring{A}$ مما يزيد من مقاومة الدخل

ملاحظة: الفيمتو فاراد fFيساوي $10^{-15}F$ ونلاحظ من النتائج السابقة عند زيادة الأبعاد تزيد قيمة هذه المكثفة


الاستجابة الديناميكية لعاكس CMOS

نلاحظ في الشكل المجاور لدينا العاكس القائد محمل عليه ثلاث عواكس موصولين على التفرع مع خرج القائد وليس بالضرورة أن تكون هذه العناصر عواكس وإنما ممكن أن تكون أنظمة منطقية تركيبية أو تتابعية ويمكن مكافئة العناصر في الخرج واعتبارها مكثفة الحمل الكلية




الحالة العابرة من الخرج العالي إلى الخرج المنخفض (يتغير الدخل من الجهد المنخفض على المرتفع):

لسهولة الدراسة نفرض الدخل خطوة واحدية وبما أننا ندرس حالة تفريغ مكثفة الحمل سنهتم باستنتاج t_f, t_{PHL} ويكون الترانزستور p في منطقة القطع والترانزستور N في المنطقة الخطية وبما أننا في حالة عابرة (ينتقل ترانزستور p من المنطقة الخطية إلى منطقة القطع وترانزستور N من منطقة القطع إلى منطقة الإشباع ومن ثم إلى المنطقة الخطية) يرافق هذا تغيير في تيار المصرف وانطلاقاً من قانون كيرشوف في عقدة الخرج يكون:



$$I_{D,N}(active) = I_{D,P}(off) - I_C = -C_L \frac{dV_{OUT}}{dt}$$



وبما أن المطلوب حسابه هو زمن العبور نعزل dt

$$dt = -C_L \frac{dV_{OUT}}{I_{D,N}(V_{OUT})}$$

نحصل على Δt من خلال تكامل الطرفين:

$$\Delta t = t_2 - t_1 = \int_{t_1(V_{OUT}=V_1)}^{t_2(V_{OUT}=V_2)} dt$$
$$= -C_L \int_{V_1}^{V_2} \frac{dV_{OUT}}{I_{D,N}(V_{OUT})}$$

وبما أن الترانزستور N يعمل في منطقة الاشباع ومن ثم المنطقة الخطية نعوض بقانون التيار مرة من أجل منطقة القطع ومرة من أجل منطقة الإشباع حيث بتعويض $V_{GS} = V_{DD} = V_{OH}$ أيضاً $V_{DS} = V_{OUT}$:

$$I_{D,N}(LIN) = k_N\left[(V_{GS,N} - V_{TN})V_{DS,N} - \frac{V_{DS,N}^2}{2}\right]$$
$$= k_N\left[(V_{DD} - V_{TN})V_{OUT} - \frac{V_{OUT}^2}{2}\right]$$

$$I_{D,N}(SAT) = \frac{k_N}{2}(V_{GS,N} - V_{TN})^2 = \frac{k_N}{2}(V_{DD} - V_{TN})^2$$

بما أن الحالة العابرة تمر في أثناء عمل الترانزستور في منطقتي العمل هاتين يكون:

$$\Delta t = \Delta t(SAT) + \Delta t(LIN)$$
$$= -C_L \int_{V_1}^{V_{DD}-V_{TN}} \frac{dV_{OUT}}{\frac{k_N}{2}(V_{DD} - V_{TN})^2}$$
$$- C_L \int_{V_{DD}-V_{TN}}^{V_2} \frac{dV_{OUT}}{k_N\left[(V_{DD} - V_{TN})V_{OUT} - \frac{V_{OUT}^2}{2}\right]}$$

لحل أول تكامل:

$$\Delta t(SAT) = -C_L \int_{V_1}^{V_{DD}-V_{TN}} \frac{dV_{OUT}}{\frac{k_N}{2}(V_{DD} - V_{TN})^2}$$
$$= -\frac{2C_L}{k_N(V_{DD} - V_{TN})^2} \int_{V_1}^{V_{DD}-V_{TN}} dV_{OUT}$$
$$= -\frac{2C_L V_{OUT}}{k_N(V_{DD} - V_{TN})^2}\Bigg|_{V_1}^{V_{DD}-V_{TN}}$$

حيث $V_{DD} - V_{TN}$ هو الجهد الذي ينتقل عنده الترانزستور من منطقة الإشباع إلى المنطقة الخطية

وبتعويض حدود التكامل:

$$\Delta t(SAT) = \frac{-2C_L(V_{DD} - V_{TN} - V_1)}{k_N(V_{DD} - V_{TN})^2}$$

ولحل حد التكامل الثاني:

$$\begin{aligned}
&\Delta t(LIN) \\
&= -C_L \int_{V_{DD}-V_{TN}}^{V_2} \frac{dV_{OUT}}{k_N\left[(V_{DD} - V_{TN})V_{OUT} - \frac{V_{OUT}^2}{2}\right]} \\
&= -\frac{C_L}{k_N} \int_{V_{DD}-V_{TN}}^{V_2} \frac{dV_{OUT}}{(V_{DD} - V_{TN})V_{OUT} + \left(-\frac{1}{2}\right)V_{OUT}^2} \\
&= -\frac{C_L}{k_N(V_{DD} - V_{TN})} \ln\left(\frac{V_{OUT}}{V_{DD} - V_{TN} - \frac{V_{OUT}}{2}}\right)_{V_{DD}-V_{TN}}^{V_2}
\end{aligned}$$

نعوض حدود التكامل:

$$\begin{aligned}
&\Delta t(LIN) \\
&= -\frac{C_L}{k_N(V_{DD} - V_{TN})}\left[\ln\left(\frac{V_2}{V_{DD} - V_{TN} - \frac{V_2}{2}}\right)\right. \\
&\quad \left. - \ln\left(\frac{V_{DD} - V_{TN}}{V_{DD} - V_{TN} - \frac{V_{DD} - V_{TN}}{2}}\right)\right] \\
&= \frac{-C_L}{k_N(V_{DD} - V_{TN})}\left[\ln\left(\frac{V_2}{V_{DD} - V_{TN} - \frac{V_2}{2}}\right) - \ln(2)\right]
\end{aligned}$$

وباستخدام خاصية تفريق اللوغارتمات:

$$\Delta t(LIN) = \frac{-C_L}{k_N(V_{DD} - V_{TN})} \ln\left(\frac{V_2}{2V_{DD} - 2V_{TN} - V_2}\right)$$

وبجمع الحدين:

$$\begin{aligned}
\Delta t &= \Delta t(SAT) + \Delta t(LIN) \\
&= \frac{-2C_L(V_{DD} - V_{TN} - V_1)}{k_N(V_{DD} - V_{TN})^2} \\
&\quad + \frac{-C_L}{k_N(V_{DD} - V_{TN}} \ln\left(\frac{V_2}{2V_{DD} - 2V_{TN} - V_2}\right)
\end{aligned}$$

وبإدخال إشارة السالب

$$\Delta t = \frac{2C_L(V_{TN} + V_1 - V_{DD})}{k_N(V_{DD} - V_{TN})^2} + \frac{C_L}{k_N(V_{DD} - V_{TN})} \ln\left(\frac{2V_{DD} - 2V_{TN} - V_2}{V_2}\right)$$

نلاحظ أن مكثفة الحمل تتناسب طرديا مع زمن التفريغ وعكسيا مع وسيط الناقلية التبادلية K

✨❤️ زمن هبوط الخرج t_f:

نعوض $V_1 = 0.9V_{OH} = 0.9V_{DD}, V_2 = 0.1V_{OH} = 0.1V_{DD}$

$$t_f = \frac{2C_L(V_{TN} + 0.9V_{DD} - V_{DD})}{k_N(V_{DD} - V_{TN})^2} + \frac{C_L}{k_N(V_{DD} - V_{TN}} \ln\left(\frac{2V_{DD} - 2V_{TN} - 0.1V_{DD}}{0.1V_{DD}}\right)$$

$$= \frac{2C_L(V_{TN} - 0.1V_{DD})}{k_N(V_{DD} - V_{TN})^2} + \frac{C_L}{k_N(V_{DD} - V_{TN})} \ln\left(\frac{1.9V_{DD} - 2V_{TN}}{0.1V_{DD}}\right)$$

ونعوض $K_N = W_N/L_N$

$$t_f = \frac{C_L}{W_N/L_N}\left[\frac{2(V_{TN} - 0.1V_{DD})}{k'_N(V_{DD} - V_{TN})^2} + \frac{1}{k'_N(V_{DD} - V_{TN})} \ln\left(\frac{1.9V_{DD} - 2V_{TN}}{0.1V_{DD}}\right)\right]$$

✨❤️ زمن تأخير الانتشار من الخرج العالي إلى المنخفض t_{PHL}:


نعوض $V_{DD} = V_{OH}, V_2 = 0.5V_{OH} = 0.5V_{DD}$

$$t_{PHL} = \frac{2C_L(V_{TN} + V_{DD} - DD)}{k_N(V_{DD} - V_{TN})^2} + \frac{C_L}{k_N(V_{DD} - V_{TN})} \ln\left(\frac{2V_{DD} - 2V_{TN} - 0.5V_{DD}}{0.5V_{DD}}\right)$$


$$= \frac{2C_LV_{TN}}{k_N(V_{DD} - V_{TN})^2} + \frac{C_L}{k_N(V_{DD} - V_{TN})} \ln\left(\frac{1.5V_{DD} - 2V_{TN}}{0.5V_{DD}}\right)$$

الحالة العابرة من الخرج من المنخفض إلى العالي(يتغير الدخل من الجهد المرتفع إلى الجهد المنخفض):

أننا ندرس حالة شحن مكثفة الحمل سنهتم باستنتاج t_r, t_{PLH} ويكون الترانزستورN في منطقة القطع والترانزستورp في المنطقة الخطية وبما أننا في حالة عابرة (ينتقل ترانزستورN من المنطقة الخطية إلى منطقة القطع وترانزستورP من منطقة القطع إلى منطقة الإشباع ومن ثم إلى المنطقة الخطية) يرافق هذا تغيير في تيار المصرف وانطلاقاً من قانون كيرشوف في عقدة الخرج يكون:



$$I_{D,P}(active) = I_{D,N}(off) + C_L \frac{dV_{OUT}}{dt} = C_L \frac{dV_{OUT}}{dt}$$



بعد المرور بالحالة العابرة

وبنفس الخطوات السابقة:

$$dt = C_L \frac{dV_{OUT}}{I_{D,P}(V_{OUT})}$$

$$\Delta t = t_4 - t_3 = \int_{t_3(V_{OUT}=V_3)}^{t_4(V_{OUT}=V_4)} dt = C_L \int_{V_3}^{V_4} \frac{dV_{OUT}}{I_{D,P}(V_{OUT})}$$

$$\Delta t = C_L \int_{V_3}^{-V_{TP}} \frac{dV_{OUT}}{I_{D,P}(SAT)} + C_L \int_{-V_{TP}}^{V_4} \frac{dV_{OUT}}{I_{D,P}(LIN)}$$

حيث يتغير الترانزستور Pإلى النمط الخطي عندما يبلغ الخرج قيمة $-V_{T_P}$

وبتعويض $V_{SG_P} = V_{DD} - V_{OL} = V_{DD}, V_{SD_P} = V_{DD} - V_{OUT}$

$$I_{D,P}(SAT) = \frac{k_P}{2}(V_{SG,P} + V_{TP})^2 = \frac{k_P}{2}(V_{DD} + V_{TP})$$

and

$$I_{D,P}(LIN) = k_P\left[(V_{SG,P} + V_{TP})V_{SD,P} - \frac{V_{SD,P}^2}{2}\right]$$

$$= k_P\left[(V_{DD} + V_{TP})(V_{DD} - V_{OUT}) - \frac{(V_{DD} - V_{OUT})^2}{2}\right]$$

$$\Delta t = \Delta t(SAT) + \Delta t(LIN)$$

$$= C_L\int_{V_3}^{-V_{TP}} \frac{dV_{OUT}}{\frac{k_P}{2}(V_{DD} + V_{TP})^2} + C_L\int_{-V_{TP}}^{V_4} \frac{dV_{OUT}}{k_P\left[(V_{DD} + V_{TP})(V_{DD} - V_{OUT}) - \frac{(V_{DD} - V_{OUT})^2}{2}\right]}$$

$$\Delta t(SAT) = C_L\int_{V_3}^{-V_{TP}} \frac{dV_{OUT}}{\frac{k_P}{2}(V_{DD} + V_{TP})^2}$$

$$= \frac{2C_L}{k_P(V_{DD} + V_{TP})^2}\int_{V_3}^{-V_{TP}} dV_{OUT}$$

$$= \frac{2C_LV_{OUT}}{k_P(V_{DD} + V_{TP})^2}\Bigg|_{V_3}^{-V_{TP}}$$

$$\Delta t(SAT) = \frac{2C_L(-V_{TP} - V_3)}{k_P(V_{DD} + V_{TP})^2} = \frac{-2C_L(V_{TP} + V_3)}{k_P(V_{DD} + V_{TP})^2}$$

$$\Delta t(LIN) = C_L\int_{-1}^{V_1} \frac{dV_{OUT}}{k_P\left[(V_{DD} + V_{TP})(V_{DD} - V_{OUT}) - \frac{(V_{DD} - V_{OUT})^2}{2}\right]}$$

$$\frac{C_L}{k_P}\int_{-V_{TP}}^{V_4} \frac{d(-V_{OUT})}{\left[(V_{DD} + V_{TP})(V_{DD} - V_{OUT}) + \left(-\frac{1}{2}\right)(V_{DD} - V_{OUT})^2\right]}$$

$$= -\frac{C_L}{k_P(V_{DD} + V_{TP})}\ln\left(\frac{V_{DD} - V_{OUT}}{V_{DD} + V_{TP} - \frac{V_{DD} - V_{OUT}}{2}}\right)_{V_4}$$

ملاحظة: $d(V_{DD} - V_{OUT}) = d(-V_{OUT})$

$$\begin{aligned}
&\Delta t(LIN) \\
&= -\frac{C_L}{k_P(V_{DD} + V_{TP})} \ln\left(\frac{V_{DD} - V_4}{V_{DD} + V_{TP} - \frac{V_{DD} - V_4}{2}}\right) \\
&\quad + \frac{C_L}{k_P(V_{DD} + V_{TP})} \ln\left(\frac{V_{DD} + V_{TP}}{V_{DD} + V_{TP} - \frac{V_{DD} + V_{TP}}{2}}\right) \\
&= -\frac{C_L}{k_P(V_{DD} + V_{TP})} \ln\left(\frac{V_{DD} - V_4}{V_{DD} + V_{TP} - \frac{V_{DD} - V_4}{2}}\right) \\
&\quad + \frac{C_L}{k_P(V_{DD} + V_{TP})} \ln(2)
\end{aligned}$$

$$\Delta t(LIN) = \frac{C_L}{k_P(V_{DD} + V_{TP})} \ln\left(\frac{V_{DD} + 2V_{TP} + V_4}{V_{DD} - V_4}\right)$$

وبجمع الحدين:

$$\begin{aligned}
\Delta t &= \Delta t(SAT) + \Delta t(LIN) \\
&= \frac{-2C_L(V_{TP} + V_3)}{k_P(V_{DD} + V_{TP})^2} \\
&\quad + \frac{C_L}{k_P(V_{DD} + V_{TP})} \ln\left(\frac{V_{DD} + 2V_{TP} + V_4}{V_{DD} - V_4}\right)
\end{aligned}$$

وهو المطلوب.

✨❤️ زمن الصعود t_r للخرج:

نعوض $V_3 = 0.1V_{OH} = 0.1V_{DD}, V_4 = 0.9V_{OH} = 0.9V_{DD}$

$$\begin{aligned}
t_r &= \frac{-2C_L(V_{TP} + 0.1V_{DD})}{k_P(V_{DD} + V_{TP})^2} \\
&\quad + \frac{C_L}{k_P(V_{DD} + V_{TP})} \ln\left(\frac{V_{DD} + 2V_{TP} + 0.9V_{DD}}{V_{DD} - 0.9V_{DD}}\right) \\
&= \frac{-2C_L(V_{TP} + 0.1V_{DD})}{k_P(V_{DD} + V_{TP})^2} \\
&\quad + \frac{C_L}{k_P(V_{DD} + V_{TP})} \ln\left(\frac{1.9V_{DD} + 2V_{TP}}{0.1V_{DD}}\right)
\end{aligned}$$

💖✨ زمن تأخير الانتشار الخرج من المنخفض إلى العالي t_{PLH}:

نعوض $V_3 = V_{OL} = 0, V_4 = 0.5V_{DD}$

$$t_{PLH} = \frac{-2C_L(V_{TP} + 0)}{k_P(V_{DD} + V_{TP})^2} + \frac{C_L}{k_P(V_{DD} + V_{TP})} \ln\left(\frac{V_{DD} + 2V_{TP} + 0.5V_{DD}}{V_{DD} - 0.5V_{DD}}\right)$$

$$= \frac{-2C_L V_{TP}}{k_P(V_{DD} + V_{TP})^2} + \frac{C_L}{k_P(V_{DD} + V_{TP})} \ln\left(\frac{1.5V_{DD} + 2V_{TP}}{0.5V_{DD}}\right)$$

ملاحظة: يجب حفظ جميع القوانين التي استنتجناها لاستخدامها في المسائل

الاستجابة الديناميكية المتناظرة لعاكس CMOS:

• لتحقيق استجابة ديناميكية متناظرة يجب تصميم عاكس CMOS بحيث يكون $V_{TN} = -V_{TP}$ و $W_P/L_P=(2.5)W_N/L_N$.

مثال: بفرض ان $V_{TN} = -V_{TP} = 1V$ وأن $K_N=K_P = 80\ \mu m/V^2$، احسب t_f, t_{PHL}, t_r لعاكس CMOS يستخدم مكثفة حمل قدرها $C_L = 0.1pF$.

الحل: بالتعويض المباشر نجد:

$$t_f = \frac{2(0.1p)[(1) - 0.1(5)]}{(80\mu)[(5) - (1)]^2} - \frac{(0.1p)}{(80\mu)[(5) - (1)]} \ln\left(\frac{1.9(5) - 2(1)}{0.1(5)}\right) = 924\ ps$$

$$t_{PHL} = \frac{2(0.1p)(1)}{(80\mu)[(5) - (1)]^2} - \frac{(0.1p)}{(80\mu)[(5) - (1)]} \ln\left(\frac{1.5(5) - 2(1)}{0.5(5)}\right) = 403\ ps$$

و:

$$t_r = \frac{-2(0.1p)[(-1) + 0.1(5)]}{(80\mu)[(5) + (-1)]^2} + \frac{(0.1p)}{(80\mu)[(5) + (-1)]} \ln\left[\frac{1.9(5) + 2(-1)}{0.1(5)}\right] = 924\ ps$$

$$t_{PLH} = \frac{-2(0.1p)(-1)}{(80\mu)[(5) + (-1)]^2} + \frac{(0.1p)}{(80\mu)[(5) + (-1)]} \ln\left[\frac{1.5(5) + 2(-1)}{0.5(5)}\right] = 403\ ps$$

لاحظ التناظر في كل الأزمنة.

المعنى الهندسي للنتائج السابقة:

عند تطبيق $\frac{W_P}{L_P} = \frac{2.5W_N}{L_N}$ أي جعل الأبعاد متناظرة نلاحظ تساوي زمن الصعود مع زمن الهبوط وتناظر ازمنة تأخير الانتشار وهي ازمنة من مرتبة البيكو فاراد وبالتالي نستنتج أنه يمكنا تطبيق تردد من مرتبة مئات الغيغا ولكن الذي يمنعنا من هذا هو تعقيد الدارة واستهلاك الطاقة الكبير الذي يؤدي إلى ارتفاع درجة حرارة الدارة مم يؤدي إلى تلفها

درسنا من قبل الاستطاعة الديناميكية وهي مرابطة مع التردد ومكثفة الحمل وجهد التغذية حيث كلما زاد التردد زادت الاستطاعة الديناميكية وبالتالي استهلاك أكبر للطاقة

الاستجابة الديناميكية لعاكس CMOS عند رفع جهد التغذية إلى الضعف أي $V_{DD} = 10V$:

$$t_f = \frac{2(0.1p)[(1) - 0.1(10)]}{(80\mu)[(10) - (1)]^2} + \frac{(0.1p)}{(80\mu)[(10) - (1)]} \ln\left(\frac{1.9(10) - 2(1)}{0.1(10)}\right)$$
$$= 394\ ps$$

$$t_{PHL} = \frac{2(0.1p)(1)}{(80\mu)[(10) - (1)]^2} + \frac{(0.1p)}{(80\mu)[(10) - (1)]} \ln\left(\frac{1.5(10) - 2(1)}{0.5(10)}\right)$$
$$= 164\ ps$$

$$t_r = \frac{-2(0.1p)[(-1) + 0.1(10)]}{(80\mu)[(10) + (-1)]^2} + \frac{(0.1p)}{(80\mu)[(10) + (-1)]} \ln\left[\frac{1.9(10) + 2(-1)}{0.1(10)}\right]$$
$$= 394\ ps$$

$$t_{PLH} = \frac{-2(0.1p)(-1)}{(80\mu)[(10) + (-1)]^2} + \frac{(0.1p)}{(80\mu)[(10) + (-1)]} \ln\left[\frac{1.5(10) + 2(-1)}{0.5(10)}\right]$$
$$= 164\ ps$$

المعنى الهندسي: نلاحظ أن الأزمنة قد انخفضت إلى الثلث أي أن العاكس يصبح أسرع في الاستجابة حيث ترتفع الاستطاعة الديناميكية بمقدار أربع أضعاف مم يؤدي إلى رفع درجة حرارة العنصر ويصبح احتمال انهيار العازل عند الجهد العالي أكبر في هذه الحالة لذلك تكون الحالة السابقة عند $V_{DD} = 5V$ مرغوبة أكثر

الاستجابة الديناميكية لعاكس CMOS بحجم أصغر:

مثال8-23: الاستجابة الديناميكية لعاكس CMOS ذو الحجم الأصغري.

أحسب t_f, t_{PHL}, t_r, t_{PLH} لعاكس الحجم الأصغري

ذو $W_N/L_N=W_P/L_P = 4\mu m/2\mu m$ و $K'_N=40\mu A/V^2$

و $K'_P =16\mu A/V^2$ و $V_{TN}=-V_{TP}=1V$

الحل: نحسب كل من:

$$k_N = k'_N\left(\frac{W}{L}\right)_N = (40\mu)\left(\frac{4\mu}{2\mu}\right) = 80\ \mu\frac{A}{V^2}$$

$$k_P = k'_P\left(\frac{W}{L}\right)_P = (16\mu)\left(\frac{4\mu}{2\mu}\right) = 32\ \mu\frac{A}{V^2}$$

بالتعويض المباشر نجد:

$$t_f = \frac{-2(0.1p)[0.1(5)-(1)]}{(80\mu)[(5)-(1)]^2} + \frac{-(0.1p)}{(80\mu)[(5)-(1)]}\ln\left(\frac{0.1(5)}{1.9(5)-2(1)}\right) = 924\ ps$$

$$t_{PHL} = \frac{2(0.1p)(1)}{(80\mu)[(5)-(1)]^2} + \frac{-(0.1p)}{(80\mu)[(5)-(1)]}\ln\left(\frac{0.5(5)}{1.5(5)-2(1)}\right) = 403\ ps$$

$$t_r = \frac{-2(0.1p)[(-1)+0.1(5)]}{(32\mu)[(5)+(-1)]^2} + \frac{(0.1p)}{(32\mu)[(5)+(-1)]}\ln\left[\frac{1.9(5)+2(-1)}{0.1(5)}\right] = 2.31\ ns$$

$$t_{PLH} = \frac{-2(0.1p)(-1)}{(32\mu)[(5)+(-1)]^2} + \frac{(0.1p)}{(32\mu)[(5)+(-1)]}\ln\left[\frac{1.5(5)+2(-1)}{0.5(5)}\right] = 1.01\ ns$$

المعنى الهندسي: نقوم بتصغير الأبعاد وتطبيق القوانين فنلاحظ أننا حصلنا على زمن هبوط لا يساوي زمن الصعود (أزمنة غير متناظرة) ولكن هذا لايؤثر على عمل الدارة الفعلي وبما أننا استفدنا من تصغير الأبعاد بمساحة أكبر للتصنيع على الشريحة في الدارات المتكاملة لهذا هي نتيجة مرغوبة

معامل تحميل الخرج

هو مقدار الحمل الذي يستطيع أن يقوده عاكس واحد بحيث تكون أزمنة الانتشار ضمن الحد المقبول ((يعني بقدر ضيف أحمال طول ما أنو أزمنة تأخير الانتشار ضمن حد معين))

قمنا سابقاً باستنتاج علاقتي t_{PHL}, t_{PLH}

$$t_{PHL} = \left[\frac{2V_{TN}}{k_N(V_{DD}-V_{TN})^2} + \frac{1}{k_N(V_{DD}-V_{TN})}\ln\left(\frac{1.5V_{DD}-2V_{TN}}{0.5V_{DD}}\right)\right]C_L$$

$$t_{PLH} = \left[\frac{-2V_{TP}}{k_P(V_{DD}+V_{TP})^2} + \frac{1}{k_P(V_{DD}+V_{TP})}\ln\left(\frac{1.5V_{DD}+2V_{TP}}{0.5V_{DD}}\right)\right]C_L$$

نخرج C_L كعامل مشترك في كل من القانونين لنحصل على مكثفة الحمل المناسبة لكل من الترانزستورين N,P

$$C_L = \frac{t_P(MAX)}{\frac{2V_{TN}}{k_N(V_{DD}-V_{TN})^2} + \frac{1}{k_N(V_{DD}-V_{TN})}\ln\left(\frac{1.5V_{DD}-2V_{TN}}{0.5V_{DD}}\right)}$$

$$C_L = \frac{t_P(MAX)}{\frac{-2V_{TP}}{k_P(V_{DD}+V_{TP})^2} + \frac{1}{k_P(V_{DD}+V_{TP})}\ln\left(\frac{1.5V_{DD}+2V_{TP}}{0.5V_{DD}}\right)}$$

نلاحظ استبدال أزمنة تأخير الانتشار ب t_{max} وهو يعبر عن أقصى زمن تأخير انتشار مسموح الوصول إليه.

تطبيق ❤️ ✨:

1-ماهي مكثفة الحمل القصوى؟

ماهو الحجم الأقصى للعاكس المتناظر الذي يمكن أن يقاد من قبل العاكس التالي وله أزمنة تأخير أكثر من 2 نانو ثانية((شو هي أكبر أبعاد مسموح استعملا للعاكس الحمل يلي بقودو العاكس بالأبعاد يلي معطاة والو زمن تأخير 2 نانو ثانية يعني قيمة مكثفة الحمل نفسا يلي طالعناها بأول طلب))

Solution (Maximum Load Capacitance) Assume that the length of all MOSFETs is 2 μm. The threshold voltages and device transconductances for the CMOS inverter of Example 23.3 are $V_{TN} = 1$ V, $V_{TP} = -1$ V, and $k_N = k_P = 80\ \mu A/V^2$. Substituting directly into the above expressions using a 2 ns propagation delay yields

$$C_L = \frac{(2n)}{\frac{2(1)}{(80\mu)[(5)-(1)]^2} + \frac{1}{(80\mu)[(5)-(1)]}\ln\left[\frac{1.5(5)-2(1)}{0.5(5)}\right]}$$

$$= 497\ fF \approx 0.5\ pF$$

and

$$C_L = \frac{(2n)}{\frac{-2(-1)}{(80\mu)[(5)+(-1)]^2} + \frac{1}{(80\mu)[(5)+(-1)]}\ln\left[\frac{1.5(5)+2(-1}{0.5(5)}\right]}$$

$$= 497\ fF \approx 0.5\ pF$$

الحل:

1-نعوض في القانون فنجد:

2-بما أن العاكس متناظر والطول نفسه يكون

$$W_P` = 2.5W_N`$$

وكما درسنا سابقاً أن مكثفة الحمل لعاكس يقود عاكس أخر هي مكثفة الدخل لعاكس الحمل فيكون:

$$C_L = C`_{IN} = \left(W_N`L_N` + W_p`L_P`\right)C_{OX}$$

$$= 3.5W_N`(2\mu m)C_{OX}$$

نعزل $W_N`$:

$$W_N` = \frac{0.5PF}{3.5C_{OX}}$$

وفي الصفحة 5 أوجدنا قيمة C_{OX} نقوم بتعويضها لنحصل على $W_N` = 103.5\ \mu m$

وللحصول على $W_p`$

$$W_P` = 2.5 \times 103.5 = 258\mu m$$

ملاحظة: لا يوجد ترانزستور واحد أبعاده بالقيم المذكورة أعلاه بل يعبر هذا الناتج عن المساحة الكلية المسموح فيها تشكيل ترانزستورات إما من نوع p أو من نوع N ولو قسمنا 103 على 10 فرضاً سيظهر لدينا ناتج أكبر من واحد ومنه يمكننا تحميل 10 ترانزستورات من النوع N على العاكس القائد

معامل تحميل الخرج للبوابات ذات الحجم نفسه

يتحقق التناظر من خلال شرطين:

- أن تكون جهود العتبة متساوية بالقيمة المطلقة
- أن يكون وسيطي الناقلية التبادليين متساويان

وتكون مكثفة الدخل في العاكس المتناظر

$$C_{IN} = 3.5W_N`L_NC_{OX}$$

نريد حساب النسبة $\frac{C_L}{K_N}$

$$\frac{C_L}{k_N} = \frac{F(3.5W_NL_NC'_{ox})}{\mu_NC'_{ox}\frac{W_N}{L_N}} = \frac{3.5L_N^2}{\mu_N}F$$

حيث F هي عدد العواكس التي يقودها عاكس واحد ونحسب هذه النسبة من أجل الاستفادة منها في حساب زمن تأخير الانتشار من الخرج العالي إلى المنخفض فيكون:

$$F = \frac{\mu_N t_{p(MAX)}}{3.5L^2\left[\frac{2V_{TN}}{(V_{DD}-V_{TN})^2} + \frac{1}{V_{DD}-V_{TN}}\ln\left(\frac{1.5V_{DD}-2V_{TN}}{(0.5V_{DD})}\right)\right]}$$

تطبيق: ❤️ ✨

كم عدد العواكس التي يستطيع عاكس علماً أن زمن التأخير الأقصى هو 1.5ns حيث $(\mu_n = 0.058)$

الحل:

Example 23.10 ***Fan-Out of Same Sized CMOS Inverters***

How many identical inverters can the inverter of Example 23.3 (Figure 23.5) drive and maintain a maximum propagation delay of 1.5 ns? This situation is depicted in Figure 23.13.

نعوض مباشرة في القانون:

Solution Substituting directly into the above expression yields

$$F = \frac{(0.058)(1.5n)}{3.5(2\mu)^2\left\{\frac{2(1)}{[(5)-(1)]^2} + \frac{1}{(5)-(1)}\ln\left[\frac{1.5(5)-2(1)}{0.5(5)}\right]\right\}}$$
$$= 19.3$$

أي أن هذا العاكس يستطيع أن يقود 19 عاكس ضمن زمن تأخير قدره 1.5ns

تصميم عواكس CMOS:

التصميم العابر

- نعرض في هذا الجزء عملية تصميم عواكس CMOS بحيث نأخذ بالحسبان:

- وضع نقطة الوسط في مميزة VTC
- إمكانية قيادة مكثفة الحمل

التصميم العابر: Transient Design

بحل معادلتي t_{PHL}, t_{PLH} بالنسبة لـ K_N, K_P نجد:

Propagation Delays Are Inversely Proportional to Transconductance Parameters

The expressions for the high-to-low and low-to-high propagation delays for the CMOS inverter derived in section 23.8 are directly proportional to the load capacitances and are repeated here for convenience.

$$t_{PHL} = \left[\frac{2V_{TN}}{k_N(V_{DD}-V_{TN})^2} + \frac{1}{k_N(V_{DD}-V_{TN})}\ln\left(\frac{1.5V_{DD}-2V_{TN}}{0.5V_{DD}}\right)\right]C_L$$

$$t_{PLH} = \left[\frac{-2V_{TP}}{k_P(V_{DD}+V_{TP})^2} + \frac{1}{k_P(V_{DD}+V_{TP})}\ln\left(\frac{1.5V_{DD}+2V_{TP}}{0.5V_{DD}}\right)\right]C_L$$

These expressions will be used in the design of CMOS inverters in the following section.

$$k_N = \left[\frac{2V_{TN}}{(V_{DD}-V_{TN})^2} + \frac{1}{(V_{DD}-V_{TN})}\ln\left(\frac{1.5V_{DD}-2V_{TN}}{0.5V_{DD}}\right)\right]\frac{C_L}{t_{PHL}}$$

and

$$k_P = \left[\frac{-2V_{TP}}{(V_{DD}+V_{TP})^2} + \frac{1}{(V_{DD}+V_{TP})}\ln\left(\frac{1.5V_{DD}+2V_{TP}}{0.5V_{DD}}\right)\right]\frac{C_L}{t_{PHL}}$$

التصميم المستمر:

التصميم المستمر: DC Design

التصميم المستمر لعاكس CMOS يتضمن وضع نقطة الوسط لمميزة VTC.

استنتجت هذه المميزة سابقا على أنها:

$$V_M = \frac{V_{DD} + V_{TP} + V_{TN}\sqrt{\frac{k_N}{k_P}}}{1+\sqrt{\frac{k_N}{k_P}}}$$

نلاحظ أن V_M تابعة لوسيطات الناقلية التبادلية K

ذكرنا أنه إذا كان $V_{TN} = -V_{TP}$

تتحقق تناظرية العاكس مع $K_N=K_P$ والذي يتطلب $W_P/L_P=2.5W_N/L_N$

تصميم عاكس CMOS متناظر:

- بملاحظة ما سبقت دراسته يتبين أن عملية تصميم عاكس CMOS ذو VTC متناظرة مع استجابة عابرة متناظرة $t_{PLH} = t_{PHL}$ تتم كالتالي:

1. حدد K_N بالتعويض عن C_L, V_{TN}, V_{DD} وt_{PHL} الأقصى في:

$$k_N = \left[\frac{2V_{TN}}{(V_{DD} - V_{TN})^2} + \frac{1}{(V_{DD} - V_{TN})} \ln\left(\frac{1.5V_{DD} - 2V_{TN}}{0.5V_{DD}}\right)\right] \frac{C_L}{t_{PHL}}$$

2. افرض أننا استخدمنا أطوال القناة الصغرى لـ NMOS وPMOS بناء عليه أوجد:

$$W_N = L_{\min} \frac{k_N}{k'_N} \qquad W_P = W_N \frac{k'_N}{k'_P}$$

تطبيق ✨❤️:

صمم عاكس CMOS متناظر علماً علماً أن $C_L = 25pF$ وزمن تأخير الانتشار $t_p = 2ns$ وقرب الحجم إلى أقرب ميكرومتر

الحل:

Example 23.11 ***Design of CMOS Inverters***

Design a symmetric CMOS inverter that can drive a capacitive load of $C_L = 25$ pF with propagation delays of no more than $t_P = 2$ ns. Use $V_{DD} = 5$ V, $V_{TN} = 1$ V, $V_{TP} = -1$ V, $k'_N = 40\ \mu A/V^2$, $k'_P = 16\ \mu A/V^2$, and assume a minimum gate length of $L_{min} = 2\ \mu m$ is used for both transistors. Round off the transistor gate widths to micron accuracy.

$$k_N = \left\{\frac{2(1)}{[(5) - (1)]^2} + \frac{1}{(5) - (1)} \ln\left[\frac{1.5(5) - 2(1)}{0.5(5)}\right]\right\} \frac{(25p)}{(2n)}$$

$$= 4.03\ \frac{mA}{V^2}$$

The resulting NMOS gate width is then


$$W_N = (2\mu)\frac{(4.03m)}{(40\mu)} = 201.5\ \mu m$$

The PMOS gate width is

$$W_P = (201.5\mu)\frac{(40\mu)}{(16\mu)} = 503.75\ \mu m$$

Rounding widths off to the nearest micron gives

$$\frac{W_N}{L_N} = \frac{202\ \mu m}{2\ \mu m} \quad and \quad \frac{W_P}{L_P} = \frac{504\ \mu m}{2\ \mu m}$$



بالتقريب نحصل على $W_N = 202\mu m, W_p = 504\ \mu m$

التطبيق الأخير:

صمم عاكس cmos متناظر يستطيع أن يقود مكثفة الحمل في النتائج التي حصلنا عليها سابقاً

الحل:

لتصميم البوابة يجب أن نعرف قيمة مكثفة الحمل يعطى ب:

$$C_L = C'_{IN} \approx C'_{G,N} + C_{G,P} = (W'_N L'_N + W'_P L'_P) C_{ox}$$
$$= [(202\mu)(2\mu) + (504\mu)(2\mu)](690a/\mu^2)$$
$$= 974.3\ fF$$

ومن نستنتج أن الأبعاد سوف تتغير (نلاحظ من النتيجة أن هذا الناتج أصغر من الناتج في التطبيق السابق ولهذا نتوقع أن تكون الأبعاد أصغر)

ونكون آلية التصميم ذاتها في التطبيق السابق ويكون:

Example 23.12 ***Design of CMOS Inverters***

Design a symmetric CMOS inverter that can drive the input of the CMOS inverter of Example 23.11 with propagation delays of no more than $t_P = 2$ ns. Again, use $V_{DD} = 5$ V, $V_{TN} = 1$ V, $V_{TP} = -1$ V, $k'_N = 40\ \mu A/V^2$, $k'_P = 16\ \mu A/V^2$, and assume a minimum gate length of $L_{min} = 2\ \mu m$ for all MOSFETs. Also, assume a gate capacitance per unit area of $C_{ox} = 690\ aF/\mu m^2$ and round the gate widths up to the nearest micron.

Solution (Load Capacitance) The load capacitance to be driven is the input capacitance of the inverter of Example 23.11, given by

Solution (Design of New Inverter) Substituting values into the time-dependent expression for k_N gives

$$k_N = \left\{ \frac{2(1)}{[(5) - (1)]^2} + \frac{1}{(5) - (1)} \ln\left[\frac{1.5(5) - 2(1)}{0.5(5)} \right] \right\} \frac{(974.3)}{(2n)}$$
$$= 156.9\ \frac{\mu A}{V^2}$$

From the gate width expression ($W_N = L_{min} k_N / k'_N$), the resulting NMOS gate width is

$$W_N = (2\mu)\frac{(156.9\mu)}{(40\mu)} = 7.8\ \mu m$$

Similarly, the PMOS gate width is

$$W_P = (7.8\mu)\frac{(40\mu)}{(16\mu)} = 19.6\ \mu m$$

Rounding widths off to the nearest micron yields


$$\frac{W_N}{L_N} = \frac{8\ \mu m}{2\ \mu m} \quad and \quad \frac{W_P}{L_P} = \frac{20\ \mu m}{2\ \mu m}$$

The inverters of this and the previous example are shown cascaded in Figure 23.16.

تصميم البوابات المنطقية باستخدام تقنية CMOS


نريد توظيف العاكس الذي قمنا بدراسته في صناعة البوابات الرقمية الأخرى

تصميم بوابة NAND ✨💖:




بما أن البوابة من دخلين نحتاج إلى ترانزستورين من نوع N على التسلسل (لأن المعادلة المنطقية $(A.B)'$ وترانزستورين من النوع P على التفرع حيث نقول عن ترانزستورات P أنها Pull_up أي ترفع الإشارة نحو جهد التغذية و عن ترانزستورات N هو Pull_down أي يتم تفريغ الإشارة نحو الأرض

وعند جعل ترانزستورات N على التفرع P على التسلسل نحصل على بوابةNOR



ولو أردنا تصنيع البوابة المنطقية ب أكثر من مدخلين



$$\frac{W_N}{L_N} = i \times \frac{\frac{1}{2.5} W_P}{L_P}$$

أن كل مرحلة لها أبعاد خاصة بها تختلف عن المراحل السابقة لأن القانون مرتبط بعدد المراحل

ملاحظة: ذا كان المدخل كثير التبدل في أعلى الترانزستورPMOS ، فإن كل تبديل له سيؤثر على كامل السلسلة، مما يبطئ الاستجابة.أما إذا وضعناه في أسفل السلسلة، فإن تأثيره يكون مباشرًا وأقل تعقيدًا، وبالتالي أسرع. المدخل الذي يتغير قليلًا لا يسبب مشكلة إذا كان في الأعلى، لأنه نادرًا ما يبدل حالته.

- المدخل قليل التبدل ← يوضع في الأعلى.
- المدخل كثير التبدل ← يوضع في الأسفل.

عيوب تقنية CMOS:

Disadvantages of CMOS NOR Gates over CMOS NAND Gates

Examining the W/L ratios for the transistors in the CMOS NAND gate of Figure 24.6a, the total area of the NMOS and PMOS channels is seen to be


$$\begin{aligned} 2W_N L_N + 2W_P L_P &= 2(8\mu)(2\mu) + 2(10\mu)(2\mu) \\ &= 72\mu m^2 \end{aligned}$$

For the CMOS NOR gate of Figure 24.9a, the total area of the NMOS and PMOS channels is seen to be


$$\begin{aligned} 2W_N L_N + 2W_P L_P &= 2(4\mu)(2\mu) + 2(20\mu)(2\mu) \\ &= 96\mu m^2 \end{aligned}$$

تأخذ بوابة NOR مساحة أكبر في التصنيع من بوابة NAND بحس بالنتائج السابقة لنفس عدد المداخل المطلوب ولهذا نرغب باستخدام بوابة NANDفي التصميم الرقمي

بوابة AND,NAND معاً:



بوابة OR,NOR معاً



وإلى هنا ينتهي المقرر كاملاً

نرجو أن نكون قد حققنا الفائدة المطلوبة

وتذكروا:

إن من يرجو الوصول لا يبالي

"بالصعاب.. ❤❤

لا تنسوا من صالح دعائكم