

Projetando Aceleradores de Redes Neurais em FPGA

Prof. Dr. Oscar Eduardo Anacona Mosquera

oscar.mosquera@ufmt.br

30 de setembro de 2026

Conteúdo

- 1 Agradecimentos
- 2 Objetivos
- 3 Apresentação
- 4 Ementa do minicurso
- 5 Referências bibliográficas

Agradecimentos

- Universidade Federal de Mato Grosso (UFMT)
- Faculdade de Engenharia do Campus de Várzea Grande (FAENG)
- Instituto de Computação (IC-UFMT)
- Curso da Engenharia da Computação
- Prof. Dr. Carlos Humberto Llanos (QEPD), Professor Associado do Departamento de Engenharia Mecânica (ENM) da Universidade de Brasília (UnB)
- Intel Altera
- Colaboradores

Conteúdo

- 1 Agradecimentos
- 2 **Objetivos**
- 3 Apresentação
- 4 Ementa do minicurso
- 5 Referências bibliográficas

Objetivos

Este minicurso tem como foco mostrar o caminho completo, desde o código VHDL básico até a criação de um neurônio artificial dentro de uma FPGA.

- **Dominar a base do VHDL:** Aprender a descrever hardware e simular antes de testar na placa.
- **Fluxo de Trabalho:** Configurar o Quartus II e o ModelSim para trabalharem juntos.
- **Entender Redes Neurais:** Conhecer a estrutura de camadas e como um neurônio toma decisões.
- **Unir Python e Hardware:** Treinar uma lógica em Python e usar um gerador para transformar isso em hardware real (VHDL).
- **Mão na Massa:** Programar a placa DE0-Nano e ver o acelerador funcionando.

Conteúdo

- 1 Agradecimentos
- 2 Objetivos
- 3 Apresentação**
- 4 Ementa do minicurso
- 5 Referências bibliográficas

Apresentação

- **Nome:** Prof. Dr. Oscar Eduardo Anacona Mosquera
- **Formação:** Doutor e Mestre em Sistemas Mecatrônicos pela Universidade de Brasília (UnB), Bacharel em Engenharia Física pela Universidad del Cauca (Colômbia).
- **Áreas de Atuação:** Sistemas embarcados, Automação, Robótica, e Algoritmos de otimização.
 - ▶ FPGAs, microcontroladores (PIC e Atmega) e CLPs.
- **Professor da UFMT do curso da Engenharia da Computação da FAENG-VG.**
- **GitHub:** oscar-ufmt
- **CV Lattes:** <https://lattes.cnpq.br/4776138897349156>

Acesse o Repositório do Projeto

Escaneie o código abaixo para acessar o código no GitHub:



`https://github.com/oscar-ufmt/sematec\_2026`

Conteúdo

- 1 Agradecimentos
- 2 Objetivos
- 3 Apresentação
- 4 Ementa do minicurso**
- 5 Referências bibliográficas

Dia 1: Fundamentos e Prática com VHDL

Conteúdo Teórico e Prático (4 Horas)

- ① **Introdução ao VHDL e ModelSim:** Como descrever circuitos e verificar se estão corretos via simulação.
- ② **Os 4 Experimentos Base:**
 - ▶ Porta AND (Lógica básica).
 - ▶ Sistemas Numéricos (Como o hardware entende números).
 - ▶ Flip-Flop (Memória e sincronismo).
 - ▶ Contador de 32 bits (Divisão de clock para ver o resultado na placa).
- ③ **Simulação com Testbench:** Criar arquivos de teste para o ModelSim.
- ④ **Configuração de Hardware:** Preparar o Quartus para a placa DE0-Nano.

Dia 2: Redes Neurais e Aceleração em FPGA


Da Teoria ao Neurônio no Hardware (4 Horas)

- ❶ **Introdução às Redes Neurais:** O que são camadas, pesos e funções de ativação.
- ❷ **Treinamento em Python:**
 - ▶ Uso da biblioteca *xx* para treinar portas lógicas (OR, AND, XOR).
 - ▶ Entendendo os resultados do treinamento.
- ❸ **Gerador de Redes Neurais:**
 - ▶ Usar script Python para converter o treinamento em código VHDL.
- ❹ **Projeto Final:**
 - ▶ Criar o projeto no Quartus com o código gerado.
 - ▶ Testar um neurônio real na FPGA para resolver as portas lógicas.

O Hardware: Terasic DE0-Nano

Utilizaremos a placa **DE0-Nano**, que possui a FPGA Cyclone IV.

- Compacta e ideal para aceleradores simples.
- Clock interno de 50 MHz.
- LEDs e botões para interação rápida.
- Conexão simples via cabo USB (Blaster).



Conteúdo

- 1 Agradecimentos
- 2 Objetivos
- 3 Apresentação
- 4 Ementa do minicurso
- 5 Referências bibliográficas**