

Introdução ao Quartus II

Prof. Dr. Oscar Eduardo Anacona Mosquera

oscar.mosquera@ufmt.br

18 de março de 2024

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemáticos
Síntese do circuito
Simulação do circuito

Conteúdo

1

Objetivos

2

Introdução aos dispositivos e software de design da Altera

3

Metodologia

4

Quartus II interface

- Criação de projeto
- Criação do esquemáticos
- Síntese do circuito
- Simulação do circuito

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

- **Introdução ao Software Quartus:**

- ▶ Familiarizar os participantes com o ambiente de desenvolvimento Quartus da Intel (anteriormente Altera).
- ▶ Explorar as principais características e funcionalidades do software para design de circuitos digitais em FPGA.

- **Metodologia de Projeto em Quartus:**

- ▶ Apresentar uma metodologia de projeto passo a passo para desenvolver projetos em Quartus.

- **Tutorial de Criação de Projetos em Quartus:**

- ▶ Guiar os participantes através de um tutorial prático para criar um projeto simples em Quartus.
- ▶ Demonstrar como criar e configurar um projeto, adicionar arquivos de design, compilar e sintetizar o código, e programar um dispositivo FPGA.

Conteúdo

1 Objetivos

2 Introdução aos dispositivos e software de design da Altera


3 Metodologia

4 Quartus II interface

- Criação de projeto
- Criação do esquemáticos
- Síntese do circuito
- Simulação do circuito

Software Quartus II

O Quartus é uma suíte de software desenvolvida pela Altera Corporation, que agora faz parte da Intel FPGA. Essa ferramenta é amplamente utilizada no projeto e programação de dispositivos lógicos programáveis como FPGAs (**Field-Programmable Gate Arrays**).



Software Quartus II

Aqui estão alguns dos principais componentes e recursos do Quartus:

- ▶ **Ambiente de Desenvolvimento Integrado (IDE):** O Quartus fornece um ambiente integrado para design, compilação, simulação e programação de dispositivos FPGA. Ele possui uma interface gráfica de usuário (GUI) que permite aos projetistas criar e modificar seus projetos de forma eficiente.
- ▶ **Editor de Design Gráfico:** O Quartus inclui um editor gráfico que permite aos usuários criar esquemáticos para seus projetos. Esse editor suporta a criação de designs digitais utilizando elementos lógicos, como portas lógicas, flip-flops e outros blocos.
- ▶ **Compilador Quartus:** O compilador do Quartus converte o design do usuário em um formato que pode ser implementado no FPGA. Ele otimiza o design, faz a alocação de recursos no FPGA e gera os arquivos de configuração necessários para a programação do dispositivo.
- ▶ **Simulador de Hardware:** O Quartus inclui um simulador que permite aos projetistas verificar o comportamento do seu design antes de implementá-lo no hardware real. Isso ajuda a identificar possíveis problemas e aperfeiçoar o design antes da etapa de implementação.
- ▶ **Analisador de Timing:** Este recurso permite a análise do timing do design, garantindo que todas as restrições de temporização sejam atendidas para garantir o funcionamento adequado do circuito.

Software Quartus II

Ferramenta de desenvolvimento totalmente integrada.

- Múltiplos métodos de entrada de design
- Síntese lógica
- Place and route
- Static timing analysis
- Análise de potência e SSN (Simultaneous Switching Noise)
- Programação de dispositivos

Oferece suporte a ferramentas de simulação HDL padrão.

- Inclui a ferramenta ModelSim-Altera Starter Edition
- Atualização opcional para a ferramenta ModelSim-Altera Edition

Software Quartus II

- MegaWizard Plug-In Manager and Qsys design tools
- TimeQuest Timing Analyzer
- PowerPlay Power Analyzer
- Static timing analysis
- 32 and 64-bit Windows and Linux support
- Multi-processor support
- Licenças fixas e flutuantes

Disponível em [► Link](#)

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemáticos
Síntese do circuito
Simulação do circuito

Conteúdo

1

Objetivos

2

Introdução aos dispositivos e software de design da Altera

3


Metodologia

4


Quartus II interface

- Criação de projeto
- Criação do esquemáticos
- Síntese do circuito
- Simulação do circuito

Typical PLD Design Flow




Typical PLD Design Flow




Timing analysis (TimeQuest Timing Analyzer)

- Verify performance specifications were met
- Static timing analysis



Gate level simulation (optional)

- Simulation with timing delays taken into account
- Verify design will work in target technology



PC board simulation & test

- Simulate board design
- Program & test device on board
- Use **SignalTap II** Logic Analyzer or other on-chip tools for debugging

Conteúdo

1

Objetivos

2

Introdução aos dispositivos e software de design da Altera

3

Metodologia


4

Quartus II interface

- Criação de projeto
- Criação do esquemáticos
- Síntese do circuito
- Simulação do circuito


Quartus II interface

Quartus II Software



Quartus II interface

Quartus II Software



Objetivos

Introdução aos
dispositivos e
software de design da
Altera


Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Quartus II interface

Ambiente operacional padrão do Quartus II



Quartus II interface

Objetivos


Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação dos esquemáticos
Síntese do circuito
Simulação do circuito


Main Toolbar



To Customize Toolbars
Tools → Customize...

Detachable Windows

- Separate child windows from the Quartus II GUI frame
(**Window menu** → **Detach/Attach Window**)



Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto


Criação do esquemático

Síntese do circuito

Simulação do circuito

Criação de um novo projeto

Criar um novo projeto para o desenho de um circuito digital



Objetivos

Introdução aos
dispositivos e
software de design da
Altera


Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Criação de um novo projeto

Criar um novo projeto para o desenho de um circuito digital



Criação de um novo projeto

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface


Criação de projeto

Criação do esquemático

Síntese do circuito

Simulação do circuito

Escolher uma pasta para guardar seu projeto, não use acentos, nem espaço, e nem caracteres especiais para nomear o projeto



Criação de um novo projeto



Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Criação de um novo projeto

Escolher qualquer plataforma

1. Escolher a plataforma que estiver disponível

2. Escolher a primeira placa

3. Next

Quartus II 64-Bit

File Edit View Project Assignments Processing Tools Window Help

Project Navigator

Compilation Hierarchy

Hierarchy Files Design Units

Tasks

Flow: Compilation Customize...

Task

Compile Design

Analysis & Synthesis

Fitter (Place & Route)

Assembler (Generate programming file)

TimeQuest Timing Analysis

EDA Netlist Writer

Program Device (Open Programmer)

Messages

System Processing

Search altera.com

New Project Wizard

Family & Device Settings [page 3 of 5]

Select the family and device you want to target for compilation.
You can install additional device support with the Install Devices command on the Tools menu.

Device family

Family: Cydone IV GX

Devices: All

Target device

☒ Auto device selected by the Fitter

☐ Specific device selected in 'Available devices' list

☐ Other: n/a

Show in 'Available devices' list

Package: Any

Pin count: Any

Speed grade: Any

Name filter:

☒ Show advanced devices ☐ HardCopy compatible only

Available devices:

Name	Core Voltage	LEs	User I/Os	GXB Transmitter Channel PMA
EP4CGX15BF14A7	1.2V	14400	81	2
EP4CGX15BF14C6	1.2V	14400	81	2

Companion device

HardCopy:

☐ Limit DSP & RAM to HardCopy device resources

< Back Next > Finish Cancel Help

100% 00:00:01

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Criação de um novo projeto

Escolher a ferramenta de simulação

Quartus II 64-Bit

File Edit View Project Assignments Processing Tools Window Help

Search altera.com

Project Navigator

Compilation Hierarchy

Hierarchy Files Design Units

Tasks

Flow: Compilation Customize...

Task

Compile Design

Analysis & Synthesis

Fitter (Place & Route)

Assembler (Generate programming files)

TimeQuest Timing Analysis

EDA Netlist Writer

Program Device (Open Programmer)

New Project Wizard

EDA Tool Settings [page 4 of 5]

Specify the other EDA tools used with the Quartus II software to develop your project.

EDA tools:

Tool Type	Tool Name	Format(s)	Run Tool Automatically
Design Entry/...	<None>	2. Verilog HDL	☐ Run this tool automatically to synthesize the current design
Simulation	ModelSim-Altera	Verilog HDL	☐ Run gate-level simulation automatically after compilation
Formal Verific...	<None>		
Board-Level	Timing	<None>	
	Symbol	<None>	
	Signal Integrity	<None>	
	Boundary Scan	<None>	

< Back Next > Finish Cancel Help

3. Next

View Quartus II Information Documentation Notification Center

100% 00:00:01

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto


Criação do esquemático

Síntese do circuito

Simulação do circuito

Criação de um novo projeto

Resumo das configurações do projeto



Configuração da ferramenta de simulação

Caso você não tenha configurado a ferramenta de simulação durante a criação do projeto

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Quartus II 64-Bit - [1. Assignments] ar/Documents/UFMT/2023_II/Laboratorio/Roteiros/Praticas_quartus/Lab01/lab01 - lab01

File Edit View Project Assignments Processing Tools

2. Settings

Settings - lab01

Category: Device...

General Files Libraries

Operating Settings and Conditions

Compilation Process Settings

Early Timing Estimation

Incremental Compilation

4. Simulation

Physical Synthesis Optimization

EDA Tool Settings

3. EDA Tool Settings

Formal Verification

Board-Level

Analysis & Synthesis Settings

VHDL Input

Verilog HDL Input

Default Parameters

Fitter Settings

TimeQuest Timing Analyzer

Assembler

Design Assistant

SignalTap II Logic Analyzer

Logic Analyzer Interface

PowerPlay Power Analyzer Settings

SSN Analyzer

EDA Tool Settings

Specify the other EDA tools used with the Quartus II software to develop your project.

EDA tools:

Tool Type	Tool Name	Format(s)	Run Tool Automatically
Design Entry/...	<None>	<None>	☐ Run this tool automatically to synthesize the design.
Simulation	ModelSim-Altera	Verilog HDL	☐ Run gate-level simulation automatically after compilation.
Formal Verific...	5 ModelSim-Altera	6. Verilog HDL	
Board-Level	Timing	<None>	
	Symbol	<None>	
	Signal Integrity	<None>	
	Boundary Scan	<None>	

OK Cancel Apply Help

7. OK

Messages

System (4) / Processing (10) /

22036 Successfully launched NativeLink tool.

22036 For messages from NativeLink execution see the NativeLink log file C:\Users\Oscar\Documents\UFMT\2023_II\Laboratorio\Roteiros\Praticas_quartus\lab01\link\gnativesim.tcl" --rtl_sim "la

416, 3 100% 00:00:01

Ferramentas de desenho de esquemáticos

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface


Criação de projeto

Criação do esquemático

Síntese do circuito

Simulação do circuito

Criar um novo esquemático para desenhar o circuito lógico



Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto


Criação do esquemático

Síntese do circuito

Simulação do circuito

Área de trabalho do Quartus

Ambiente de desenvolvimento



Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto


Criação dos esquemáticos

Síntese do circuito

Simulação do circuito

Área de trabalho do Quartus

Ambiente de desenvolvimento



Ferramentas de desenho de esquemáticos

Podem-se usar esses ícones para implementar os circuitos lógicos



- ❶ Vincula/desvincula a janela de desenho do modulo principal
- ❷ Ponteiro do cursor do mouse
- ❸ Lupa para zoom in e zoom out
- ❹ Caixa de edição para textos na área de desenho
- ❺ **Botão para abrir a biblioteca de componentes**
- ❻ **Pin tool** é para criar os sinais de entrada/intermediarias/saída
- ❼ Fio simples para conexão entre componentes
- ❽ Barramento simples para conexões entre componentes
- ❾ Barramento múltiplo para conexões entre componentes
- ❿ Ferramentas de rotação de componentes da área de desenho
- ⓫ Ferramentas de desenhos simples

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto


Criação dos esquemáticos

Síntese do circuito

Simulação do circuito

Desenho de um circuito lógico

Ambiente de desenvolvimento



Desenho de um circuito lógico


Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito



Desenho de um circuito lógico


Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito



444, 232.0% 00:00:00

Desenho de um circuito lógico


Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito



Desenho de um circuito lógico


Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação dos esquemáticos
Síntese do circuito
Simulação do circuito



Desenho de um circuito lógico


Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito



Desenho de um circuito lógico


Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação dos esquemáticos
Síntese do circuito
Simulação do circuito



1, 8 0% 00:00:00

Desenho de um circuito lógico

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação dos esquemáticos
Síntese do circuito
Simulação do circuito

Quartus II 64-Bit - C:/Users/Prof. Oscar/Documents/UFMT/2023_II/Laboratorio/Roteiros/Praticas_quartus/Lab01/lab01 - lab01

File Edit View Project Assignments Processing Tools Window Help

lab01

Pode usar a lupa para fazer um zoom da área de desenho

lab01.bdf

1. Click neste ícone

2. Ligar o input com o terminal da and

3. Ligar o input com o terminal da and

pin_nam

pin_nam

ins

Hierarchy Files Design Units

Tasks

Flow: Compilation Customize...

Task

- Compile Design
 - Analysis & Synthesis
 - Fitter (Place & Route)
 - Assembler (Generate programming files)
 - TimeQuest Timing Analysis
 - EDA Netlist Writer
 - Program Device (Open Programmer)

Messages

System Processing

366,193 0% 00:00:00

Desenho de um circuito lógico


Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito



Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Desenho de um circuito lógico

Quartus II 64-Bit - C:/Users/Prof. Oscar/Documents/UFMT/2023_II/Laboratorio/Roteiros/Praticas_quartus/Lab01/lab01 - lab01

File Edit View Project Assignments Processing Tools Window Help

lab01

lab01.bdf*

Entity

Cyclone IV GX: AUTO

lab01

Hierarchy Files Design Units

Tasks

Flow: Compilation Customize...

Task

- Compile Design
 - Analysis & Synthesis
 - Fitter (Place & Route)
 - Assembler (Generate programming files)
 - TimeQuest Timing Analysis
 - EDA Netlist Writer
 - Program Device (Open Programmer)

313, 360.0% 00:00:00

2. Click neste ícone

1. Soltar o pino output na área de desenho

3. Ligar o terminal de saída da porta com o pino output

pin nam INPUT VCC

pin nam INPUT VCC

AND

ins

OUTPL pin nam

Messages

System Processing

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Desenho de um circuito lógico

Quartus II 64-Bit - C:/Users/Prof. Oscar/Documents/UFMT/2023_II/Laboratorio/Roteiros/Praticas_quartus/Lab01/lab01 - lab01

File Edit View Project Assignments Processing Tools Window Help

Project Navigator lab01

Entity

Cyclone IV GX: AUTO

lab01

1. Click neste ícone

2. Dois clicks em pin_name1

3. Renomear com a letra a

4. Renomear com a letra b

3. Dois clicks em pin_name2

5. Dois clicks em pin_name3

6. Renomear

Tasks

Flow: Compilation Customize...

Task

- Compile Design
 - Analysis & Synthesis
 - Fitter (Place & Route)
 - Assembler (Generate programming files)
 - TimeQuest Timing Analysis
 - EDA Netlist Writer
 - Program Device (Open Programmer)

Messages

System Processing

205, 177.0% 00:00:00

Desenho de um circuito lógico

Objetivos


Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Circuito lógico final



Síntese do circuito

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Verificação se não há erros no circuito

1. Click em Start Analysis and synthesis

2. Verificar a inexistência de erros

Esta janela aparece de forma automática quando da Synthesis

2. Verificar a inexistência de erros

Messages

21057 Implemented 4 device resources after synthesis - the final resource count might be different
Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 0 warnings

System / Processing (10) /

273, 59 100% 00:00:02

Simulação comportamental

Objetivos


Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface


Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Criação da simulação comportamental do circuito



Simulação comportamental

Ambiente de simulação



Objetivos


Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação dos esquemáticos
Síntese do circuito
Simulação do circuito

Simulação comportamental



Simulação comportamental

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação do esquemático
Síntese do circuito
Simulação do circuito

Simulation Waveform Editor - C:/Users/Prof. Oscar/Documents/UFMT/2023_II/Laboratorio/Roteiros/Praticas_quartus/Lab01/lab01 - lab01 - [Waveform.vwf]*

File Edit View Simulation Help

2 e 5. Escolher o Count Value

Count Value

Master Time Bar: 0 ps

Pointer: 736.17 ns Interval: 736.17 ns Start: 0 ps End: 1.0 us

Name	Value at 0 ps	0 ps	80.0 ns	160.0 ns	240.0 ns	320.0 ns	400.0 ns	480.0 ns	560.0 ns	640.0 ns	720.0 ns	800.0 ns	880.0 ns	960.0 ns
a	B 0	0	0	0	0	0	0	0	0	0	0	0	0	0
b	B 0	0	0	0	0	0	0	0	0	0	0	0	0	0
s	B X	0	0	0	0	0	0	0	0	0	0	0	0	0

1. Selecionar o sinal a

4. Selecionar o sinal b

3. Selecionar o período
10 ns para o sinal a

6. Selecionar o período
20 ns para o sinal a

Count Value

Radix: Binary

Start value: 0

Increment by: 1

Count type

☒ Binary

☐ Gray code

Transitions occur

Count every: 10.0 ns

7. OK

Overwrite Count Value

0% 00:00:00

Simulação comportamental

O resultado da simulação vai depender se o Modelsim está instalado e configurado no computador

The image shows the Quartus II interface during a simulation. The 'Simulation Flow - lab01' window displays the following log:

```
# Loading work.lab01_vlg_vec_tst
# Loading work.lab01
# Loading cycloneiv_ver.cycloneiv_io_obuf
# Loading cycloneiv_ver.cycloneiv_io_ibuf
# Loading cycloneiv_ver.cycloneiv_lcell_comb
# Loading work.lab01_vlg_sample_tst
# Loading work.lab01_vlg_check_tst
# Simulation passed !
# ** Note: $finish : lab01.vt(150)
# Time: 1 us Iteration: 0 Instance: /lab01_vlg_vec_tst/th_out
*****
Running quartus vcd_to_vwf
>> quartus_sim --tol_eval convert_vector -format vwf
      ation/qsim/lab01.msim.vcd}
PID = 16084
Vector file lab01.msim.vwf is saved in text format.
it into Compressed Vector Waveform File format in o
le size
Vector conversion from lab01.msim.vcd to lab01.msim
```

The 'Waveform.vwf' window shows a digital signal waveform. A blue box labeled '1. Verificar a inexistência de erros' points to the 'Converting ModelSim output .vcd to .vwf' status bar.

A promotional overlay for 'Altera Design Software v13.0' is present, stating: '#1 in Performance & Productivity for CPLD, FPGA, SoC FPGA, and HardCopy® ASIC designs'.

The 'Simulation Waveform Editor - [lab01.sim.vwf (Read-Only)]' window shows a detailed view of the waveform. A blue box labeled '2. Janela com os resultados da simulação' points to this window. The waveform table shows:

Name	Value at 0 ps
a	0
b	0
s	0

Simulação comportamental

Objetivos

Introdução aos
dispositivos e
software de design da
Altera

Metodologia

Quartus II interface

Criação de projeto
Criação dos esquemáticos
Síntese do circuito
Simulação do circuito

Caso exista um erro do simulador que esteja relacionado com o ModelSim, verifique se o ModelSim está instalado e se está configurado corretamente

The screenshot displays the Quartus II 64-bit software interface. The main window shows a project named 'lab02' with a hierarchy of 'Entity' and 'Cyclone IV GX: EP4CGX15BF14A7'. The 'Tools' menu is open, showing various simulation and analysis tools. The 'Options' dialog is open, and the 'EDA Tool Options' tab is selected. The 'EDA Tool Options' dialog shows a table of third-party EDA tools and their locations. The 'ModelSim' entry is highlighted, and its location is set to 'C:\altera\13.0sp1\modelsim_ase\win32aloem'. The 'OK' button is highlighted.

Quartus II 64-bit - C:/Users/Prof. Oscar/Documents/UFMT/2023_II/Laboratorio/Roteiros/Praticas_quartus/Lab02/lab02 - lab02

File Edit View Project Assignment 1. Tools Tools Window Help

Run Simulation Tool

Launch Simulation Library Compiler

Launch Design Space Explorer

TimeQuest Timing Analyzer

Advisors

Chip Planner

Design Partition Planner

Netlist Viewers

SignalTap II Logic Analyzer

In-System Memory Content Editor

Logic Analyzer Interface Editor

In-System Sources and Probes Editor

SignalProbe Pins...

Programmer

JTAG Chain Debugger

Transceiver Toolkit

External Memory Interface Toolkit

MegaWizard Plug-In Manager

Nios II Software Build Tools for Eclipse

Qsys

Tcl Scripts...

Customize...

Options...

License Setup...

Install Devices...

Block1.bdf

Options

Category:

General

EDA Tool Options

Fonts

Headers & Footers Settings

Internet Connectivity

Notifications

Libraries

License Setup

Preferred Text Editor

Processing

Tooltip Settings

Messages

In-System Sources and Probes Editor

SignalProbe Pins...

Block/Symbol Editor

Colors

Fonts

EDA Tool Options

Specify the location of the tool executable for each third-party EDA tool:

EDA Tool	Location of Executable
LeonardoS...	
Precision S...	
Synplify	
Synplify Pro	
Active-HDL	
Riviera-PRO	
ModelSim	
QuestaSim	
ModelSim-...	C:\altera\13.0sp1\modelsim_ase\win32aloem
NCSim	

4. Model-sim... local do executável do Modelsim

5. OK

Messages

System / Processing /

Changes user preferences and options

27, 27 100% 00:00:01