

Experimento 3

Prof. Dr. Oscar Eduardo Anacona Mosquera

oscar.mosquera@ufmt.br

29 de setembro de 2026

Sumário

O Flip-Flop D e o Clock

Diferente das portas AND, um Flip-Flop só altera sua saída na **borda de subida do clock** (rising edge).

- **CLK**: Sinal de sincronismo (relógio).
- **D**: Entrada de dados.
- **RST**: Reset (limpa a saída).
- **Q**: Saída que armazena o estado.

Código VHDL: Flip-Flop D

```
library ieee;  
use ieee.std_logic_1164.all;  
  
entity dff_exemplo is  
port (  
  clk  : in  std_logic;  
  rst  : in  std_logic;  
  d    : in  std_logic;  
  q    : out std_logic  
);  
end entity;  
  
architecture rtl of dff_exemplo is  
begin  
  process(clk)  
  begin  
    if rising_edge(clk) then  
      if rst = '1' then  
        q <= '0';  
      else  
        q <= d;  
      end if;  
    end if;  
  end process;  
end architecture;
```

O Testbench: Gerando o Clock

Em um hardware real, o clock vem do cristal da placa (PIN_R8 na DE0-Nano). No Testbench, precisamos criar um **processo infinito** que alterna o sinal.

```
-- No Testbench: Declaracao do sinal e constante  
constant clk_period : time := 20 ns; -- Clock de 50MHz  
signal clk : std_logic := '0';  
  
-- Processo de Clock  
clk_process : process  
begin  
  clk <= '0';  
  wait for clk_period/2;  
  clk <= '1';  
  wait for clk_period/2;  
end process;
```

Nota

Este processo não tem `wait;` no final, por isso ele rodará para sempre, criando a onda quadrada.

O Testbench: Estímulos de Dados

Para testar, mudamos o valor de **D** e observamos que **Q** só muda exatamente na borda do clock.

```
-- No processo de estimulo (stim_proc)
stim_proc: process
begin
  rst <= '1'; wait for 50 ns;
  rst <= '0';

  d <= '1'; wait for 40 ns;
  d <= '0'; wait for 40 ns;
  d <= '1'; wait for 15 ns; -- Mudanca rápida
  d <= '0'; wait for 5 ns;

  wait;
end process;
```

Análise da Simulação

Ao abrir o ModelSim, observe os seguintes pontos:

- 1 **Sincronismo:** Mesmo que o dado **D** mude no meio do ciclo, a saída **Q** permanece constante até a próxima subida do **CLK**.
- 2 **Reset:** Verifique se quando **RST** está em '1', a saída vai para '0' imediatamente na borda.
- 3 **Glitch:** Se **D** mudar e voltar para o valor original antes da borda do clock, **Q** não perceberá a mudança.

