

Experimento 1

Prof. Dr. Oscar Eduardo Anaconda Mosquera


oscar.mosquera@ufmt.br

29 de setembro de 2026

Sumário


Objetivo do Experimento

- Usando a placa DE0 nano.
- Implementar duas portas AND em paralelo.
- Entradas: Chaves **SW[0]** até **SW[3]**.
- Saídas: **LED[0]** e **LED[1]**.
- Fluxo: Esquemático → VHDL → Testbench → Simulação.




Passo 1: Hardware via Esquemático (.bdf)

- 1 Abra o Quartus II 13.0.
- 2 Crie um novo arquivo **Block Diagram/Schematic File**.
- 3 Adicione duas portas *and2*.
- 4 Adicione 4 *input pins* (SW[0..3]) e 2 *output pins* (LED[0..1]).



Passo 1: Hardware via Esquemático (.bdf)

- 1 Salve e defina como **Set as Top-Level Entity**.



Passo 2: Atribuição de Pinos (Pinning)

Existem duas formas complementares de configurar os pinos da DE0-Nano:

Importação de Arquivo (.qsf)

Assignments → Import Assignments...

Escolha o arquivo **DE0_NANO.qsf** fornecido pela Terasic.

Pin Planner (Ajuste Manual)

Assignments → Pin Planner

Copie e cole os códigos (ex: PIN_M1) para as portas correspondentes.

Passo 2: Atribuição de Pinos (Pinning)

Pin Planner - E:\UFMT\2026_IV\SEMATEC\Projeto_quartus\Projeto_final_altera\exemplo01 - exemplo01

File Edit View Processing Tools Window Help

Report Report not available

Groups Report

Tasks Early Pin Early Run Expo


Top View - Wire Bond
Cyclone IV E - EP4CE22F17C6

Named: * Edit: Filter: Pins: all

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	Current Strength	Slew Rate	Differential P
CLOCK_50	Unknown	PIN_R8	3	B3_N0	2.5 V (default)		8mA (default)		
LED[0]	Unknown	PIN_A15	7	B7_N0	2.5 V (default)		8mA (default)		
LED[1]	Unknown	PIN_A13	7	B7_N0	2.5 V (default)		8mA (default)		
LED[2]	Unknown	PIN_B13	7	B7_N0	2.5 V (default)		8mA (default)		
LED[3]	Unknown	PIN_A11	7	B7_N0	2.5 V (default)		8mA (default)		
LED[4]	Unknown	PIN_D1	1	B1_N0	2.5 V (default)		8mA (default)		
LED[5]	Unknown	PIN_F3	1	B1_N0	2.5 V (default)		8mA (default)		
LED[6]	Unknown	PIN_B1	1	B1_N0	2.5 V (default)		8mA (default)		
LED[7]	Unknown	PIN_L3	2	B2_N0	2.5 V (default)		8mA (default)		

0% 00:00:00

Passo 2: Atribuição de Pinos (Pinning)




Passo 3: Convertendo para VHDL

Para fins de simulação e portabilidade, transformaremos o desenho em código:

- ❶ Com o .bdf aberto: File → Create/Update → Create HDL Design File...
- ❷ Selecione **VHDL**.
- ❸ Adicione o arquivo .vhd gerado ao projeto (Botão direito em *Files* → *Add Files*).
- ❹ Remova o .bdf do projeto para evitar conflitos.
- ❺ Defina o novo .vhd como **Set as Top-Level Entity**.
- ❻ Clique em **Start Compilation**.

Passo 3: Convertendo para VHDL



Passo 4: Gerando o Template de Testbench

O Quartus gera a wrapper do teste automaticamente:

- 1 Processing → Start → Start Test Bench Template Writer.
- 2 O arquivo será criado em: `simulation/modelsim/nome_projeto.vht`.
- 3 Crie um novo arquivo VHDL no projeto e copie o conteúdo do `.vht` para ele.
- 4 Renomeie a entidade de `exemplo_vhd_tst` para `exemplo_tb`.

Passo 5: Escrita dos Estímulos

No arquivo de testbench, identifique a seção de *stimulus* e adicione o comportamento das chaves:

```
-- Exemplo de estímulos no Testbench
SW <= "0000",
    "0001" after 35 ns,
    "0010" after 55 ns,
    "0011" after 75 ns,
    "0101" after 105 ns,
    "1111" after 145 ns;
```


- **DICA:** Mude o nome da instância (DUT) para facilitar a identificação.

Passo 6: Configurando o ModelSim

Ligar o Quartus ao simulador:

- ① Assignments → Settings → Simulation.
- ② Em **Test Benches**, clique em **New**.
- ③ **Test bench name:** exemplo_tb.
- ④ **Top level module:** exemplo_tb.
- ⑤ Adicione o arquivo .vhd do testbench e clique em OK.

Passo 6: Configurando o ModelSim



Edit Test Bench Settings

Edit test bench settings for the selected test bench.

Test bench name:

Top level module in test bench:

☒ Use test bench to perform VHDL timing simulation

Design instance name in test bench:

Simulation period

☐ Run simulation until all vector stimuli are used

☒ End simulation at:

Test bench and simulation files

File name: ...

File Name	Library	HDL Version
exemplo01_tb.vhd		Default

Passo 7: Executando a Simulação


- Vá em Tools → Run Simulation Tool → RTL Simulation.
- O ModelSim abrirá automaticamente.

Dica de Produtividade (Console ModelSim)

Para rodar novamente após mudar o código:


- 1 Use a seta para cima no console do ModelSim.
- 2 Procure o comando: `do exemplo_run_msim_rtl_vhdl.do`.

Passo 7: Executando a Simulação



Passo 8: Ajustes Finos (Ondas e Tempo)

- 1 No ModelSim, organize as ondas e salve como **wave.do**.



Passo 8: Ajustes Finos (Ondas e Tempo)

- 1 Edite o arquivo .do principal na pasta *simulation/modelsim*:

```
transcript on
if {[file exists rtl_work]} {
    vdel -lib rtl_work -all
}
vlib rtl_work
vmap work rtl_work

vcom -93 -work work {E:/UFMT/2026_II/SEMATEC/Projeto_quartus/Projeto_final_altera/exemplo01.vhd}


vcom -93 -work work {E:/UFMT/2026_II/SEMATEC/Projeto_quartus/Projeto_final_altera/exemplo01_tb.vhd}

vsim -t 1ps -L altera -L lpm -L sgate -L altera_mf -L altera_lnsim -L cycloneive -L rtl_work -L work -voptargs="+acc" exemplo01_tb

do| wave.do
view structure
view signals
run 200 ns
```


Passo 8: Ajustes Finos (Ondas e Tempo)

- 1 Altere a representação (Radix) para Decimal ou Hexadecimal clicando com o botão direito no sinal.



Finalização

- 1 Verifique se as saídas LED[0] e LED[1] obedecem à lógica AND das chaves.
- 2 Após validar no simulador, volte ao Quartus.
- 3 Conecte a placa DE0-Nano via USB.
- 4 Tools → Programmer e clique em **Start**.



Parabéns! Seu hardware está rodando.