Verificação comportamental usando o ModelSim

Prof. Dr. Oscar Eduardo Anacona Mosquera

oscar.mosquera@ufmt.br

19 de março de 2024

Prof. Dr. Oscar Eduardo Anacona Mosquera

Conteúdo

Objetivos

RTL viewe

Configuração do Quarti

ModelSir

Zoom do waveform Sinais do waveform Configuração do arquivo R

- Objetivos
- 2 RTL viewer
- Testbench
 Configuração do Quartus
- 4 ModelSim
 - Zoom do waveform
 - Sinais do waveform
 - Configuração do arquivo RTL

Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewe

Testbench

ModelSi

Zoom do waveform Sinais do waveform Configuração do arquivo

Objetivos

RTL no Quartus:

- ► Entender os conceitos e princípios do RTL (Register-Transfer Level) e como ele é aplicado no software Quartus II.
- ▶ Aprender a utilizar o Quartus II para realizar a descrição em RTL de circuitos digitais.
- Explorar as ferramentas e recursos disponíveis no Quartus para desenvolver designs em RTL e realizar simulações para verificação.

• Testbench:

- Definir o conceito de testbench e sua importância no processo de verificação de circuitos digitais.
- ► Configurar e utilizar testbenches no Quartus II para simular designs em VHDL.
- Construir testbenches eficazes para validar o comportamento dos circuitos implementados no FPGA DEO Nano.

ModelSim:

- ▶ Introdução ao ModelSim como uma ferramenta de simulação de circuitos digitais.
- ► Explorar as funcionalidades do ModelSim para realizar simulações precisas e eficientes de designs VHDL.
- Aprender a interpretar os resultados das simulações no ModelSim para verificar o funcionamento correto dos circuitos.

Prof. Dr. Oscar Eduardo Anacona Mosquera

Conteúdo

Objetivos

RTL viewer

Testbench
Configuração do Quarti

ModelSir

Zoom do waveform Sinais do waveform Configuração do arquivo RT

- 1 Objetivos
- 2 RTL viewer
- Testbench
 Configuração do Quartus
- 4 ModelSim
 - Zoom do waveform
 - Sinais do waveform
 - Configuração do arquivo RTL

Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer

Testbench

ModelSir


Zoom do waveform

Sinais do waveform

Configuração do arquivo R

RTL viewer

• Passo 1: click direito no circuito TOP



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer

Testbench

ModelSim


Zoom do waveform

Sinais do waveform

Configuração do arquivo R

RTL viewer

• Passo 1: Locate RTL Viewer



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos


RTL viewer

Testbench

ModelSin

Zoom do waveform
Sinais do waveform
Configuração do arquivo R

RTL viewer



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos


RTL viewer

Testbench

ModelSim

Zoom do waveform Sinais do waveform Configuração do arquivo R

Arquitetura a ser verificada



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos


RTL viewer

Testbench

Zoom do waveform Sinais do waveform

Arquitetura a ser verificada

Resultado da compilação



Prof. Dr. Oscar Eduardo Anacona Mosquera

Conteúdo

Objetivos

RTL viewe

Testbench

Configuração do Quarti

ModelSin

Zoom do waveform Sinais do waveform Configuração do arquivo RI

- 1 Objetivos
- 2 RTL viewer
- Testbench
 Configuração do Quartus
- 4 ModelSim
 - Zoom do waveform
 - Sinais do waveform
 - Configuração do arquivo RTL


Testbench

Verificação comportamental

Testbench

A verificação funcional de arquiteturas VHDL é realizada por meio de simulação utilizando um banco de testes. Um banco de testes é um sistema VHDL que instancia o sistema a ser testado como um componente e então gera os padrões de entrada e observa as saídas. O sistema em teste é frequentemente chamado de dispositivo em teste (DUT) ou unidade em teste (UUT). Bancos de testes são utilizados apenas para simulação, então podemos utilizar técnicas de modelagem abstrata que não são sintetizáveis para gerar os padrões de estímulo.





The design to be tested is declared as a component and instantiated in the test bench. Signals are declared to connect to the ports of the DUT.

Stimulus patterns are generated in the test bench and driven into the DUT. The patterns should cover every possible input condition.

The output of the DUT can be viewed as a waveform in a simulation tool. VHDL also has constructs to perform automated checking against a description of the expected outputs.

Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewei

Testbench

Configuração do Ouart

ModelSim

Zoom do waveform Sinais do waveform Configuração do arquivo RT

Testbench em VHDL

```
entity SystemX TB is
end entity;
architecture SystemX TB arch of SystemX TB is
                                        -- Component Declaration
  component SystemX
    port (A, B, C : in bit;
                   : out bit);
  end component;
  signal
           A_TB, B_TB, C_TB : bit;
                                      -- Signal Declaration
  signal
          F TB
                              : bit;
 begin
  DUT1 : SystemX port map (A => A TB, -- DUT Instantiation
                           B \Rightarrow B TB
                           C => C TB,
                           F \Rightarrow F TB):
 -- Stimulus Generation
  STIMULUS : process
    begin
     A TB <= '0'; B TB <= '0'; C TB <= '0'; wait for t wait;
      A TB <= '0'; B TB <= '0'; C TB <= '1'; wait for t wait;
      A TB <= '0'; B TB <= '1'; C TB <= '0'; wait for t wait;
      A TB <= '0'; B TB <= '1'; C TB <= '1'; wait for t wait;
      A TB <= '1'; B TB <= '0'; C TB <= '0'; wait for t wait;
      A TB <= '1'; B TB <= '0'; C TB <= '1'; wait for t wait;
      A TB <= '1'; B TB <= '1'; C TB <= '0'; wait for t wait;
      A TB <= '1'; B TB <= '1'; C TB <= '1'; wait for t wait;
    end process;
end architecture;
```

Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer

Testbench Configuração do Quartus

ModelCim


Zoom do waveform

Sinais do waveform

Configuração do arquivo R

Configuração do Quartus

Arquivo do testbench



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTI, viewei

Testbench Configuração do Quartus

ModelSim


Zoom do waveform

Sinais do waveform

Configuração do arquivo F

Configuração do Quartus

- Passo 1: Assignments
- Passo 2: Settings



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewei

Testbench Configuração do Quartus

ModelSim


Sinais do waveform

Canfiguração do accuivo E

Configuração do Quartus

Configuração do testbench

• Passo 1: Simulation



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewei

Testbench Configuração do Quartus


ModelSim

Sinais do waveform

Configuração do Quartus

Configuração do testbench

• Passo 1: Compile testbench



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTI, viewer


Testbench Configuração do Quartus

Zoom do waveform
Sinais do waveform
Configuração do arquivo

Configuração do Quartus

Configuração do testbench

• Passo 1: New...



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewei

Testbench


Configuração do Quartus

ModelCim

Sinais do waveform

Configuração do arquivo R


Configuração do Quartus



Configuração do Quartus

Configuração do Quartus

- Passo 1: tb_simp
- Passo 2: Use test bench to perform VHDK timing simulation
- Passo 3: DUT
- Passo 4: End simulation 200 ns
- Passo 5: ...



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer

Testbench Configuração do Quartus


ModalSim

Zoom do waveform

Sinais do waveform

Configuração do arquivo F

Configuração do Quartus



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTI, viewei


Testbench Configuração do Quartus

Zoom do waveform Sinais do waveform

Configuração do Quartus

Configuração do testbench

Passo 1: addPasso 2: OK



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer

Testbench Configuração do Quartus


ModelSin

Zoom do waveform

Sinais do waveform

Configuração do arquivo R

Configuração do Quartus



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer

Testbench Configuração do Quartus


Zoom do waveform

Sinais do waveform

Configuração do arquivo R

Configuração do Quartus

Simulação comportamental



Prof. Dr. Oscar Eduardo Anacona Mosquera

Conteúdo

Objetivos

RTL viewe

Testbench

ModelSim

Zoom do waveform Sinais do waveform Configuração do arquivo RTI

- 1 Objetivos
- 2 RTL viewer
- TestbenchConfiguração do Quartus
- 4 ModelSim
 - Zoom do waveform
 - Sinais do waveform
 - Configuração do arquivo RTL

24 / 31

Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer


Testbench

Configuração do Quartu

ModelSim

Zoom do waveform Sinais do waveform Configuração do arquivo R

ModelSim



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewei


Testbench

ModelSim

Zoom do waveform
Sinais do waveform

ModelSim

Zoom do waveform



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTI, viewe


Testbench

ModelSim

Zoom do waveform
Sinais do waveform
Configuração do arquivo R

ModelSim

Reduzir o nome dos sinais no waveform



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer


Testbench

ModelSim

Sinais do waveform Configuração do arquivo RTL

ModelSim

Configuração do arquivo de simulação



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer

Testbench


Comiguração do Quai

Sinais do waveform

Configuração do arquivo RTL

ModelSim

Configuração do arquivo de simulação



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewer


Testbench

Comiguração do Qu

Zoom do waveform Sinais do waveform Configuração do arquivo RTL

ModelSim

Configuração do arquivo de simulação



Prof. Dr. Oscar Eduardo Anacona Mosquera

Objetivos

RTL viewe

Testbench

ModelSin

Zoom do waveform Sinais do waveform Configuração do arquivo RTL

ModelSim

Abrir o arquivo rtl e adicionar a linha do wave.do

```
transcript on
 2 \script if \{[file exists rtl_work]\} \{
          vdel -lib rtl work -all
 4
      vlib rtl work
      vmap work rtl work
 6
      vcom -93 -work work {C:/Users/Prof. Oscar/Documents/UFMT/2023_II/Mini_curso_FPGAs/Dia02/Exemplos_VHDL/Testbench/Ex01/simp.vhd}
 8
 9
      vcom -93 -work work {C:/Users/Prof. Oscar/Documents/UFMT/2023 II/Mini curso FPGAs/Dia02/Exemplos VHDL/Testbench/Ex01/tb simp.vhd}
10
11
      vsim -t 1ps -L altera -L lpm -L sgate -L altera_mf -L altera_lnsim -L cycloneive -L rtl_work -L work -voptargs="+acc" tb_simp
12
13
14
      do wave.do
15
      view structure
      view signals
17
      run 250 ns
18
```