

硬件设计

BS21 防丢追踪器硬件设计文档

1. 项目概述

本项目面向消费级防丢追踪器，核心芯片采用 BS21/Hi2821，利用星闪 SLE 能力实现低功耗、低延迟、高精度的近距离寻找与资产追踪。硬件形态计划采用 FPC 柔性板，供电方式为 CR2032 纽扣电池，2.4GHz 射频天线采用板载设计，并增加 NFC 外接线圈以支持近场识别或唤醒类扩展能力。

本文档基于当前嘉立创 EDA 工程 BS21_ 的原理图网表和 BS2XV100 硬件指南_02.pdf 编写。最近一次全量检查时间为 2026-05-23，JLCEDA MCP 可正常读取工程。本文档按原理图功能模块组织，每个模块均包含连接图占位、当前连接、设计依据、检查结论和整改项；连接图由后续人工贴入。

2. 当前原理图状态

2.1 工程状态

项目	当前状态
工程名	BS21_
原理图页数	1
原理图实际器件数量	43，不含重复电源/GND 符号
当前页快照器件数量	70，含重复电源/GND 符号
网络数量	56
DRC	通过
主控	U1 hi2821 ， QFN-48
供电	BT1 CR2032 经 U2 A03401 PMOS 到系统电源网络
2.4GHz RF	U1.RF_ANT 、 R6/R8 0Ω 链路、 C11/C12 NC 匹配位、 ANT1 板载天线
调试	SWD、UART_L0、NRST、GND 测试点已基本引出，仍缺 VDDI01/VSYS 电平参考测试点
NFC	P0.09/NFC1 、 P0.10/NFC2 已接线圈与 C13/C14 调谐电容位，但线圈仍用电阻符号/封装占位


2.2 功能模块划分

模块	对应器件/网络	当前状态
电池输入与防反接	BT1、U2、R17、U7、VBAT 、 SLE_3V3	拓扑可用，网络命名需优化

模块	对应器件/网络	当前状态
BS21 最小系统电源	U1、C1/C2/C3/C4/C5/C6/C7/C8、L1	电容值基本符合手册，L1 物料需核对
32MHz 晶振	X1、C9、U1 XC1/XC2	已增加 39pF 串接电容，需确认晶体 CL
电池 ADC 检测	R14、R15、BAT_ADC、U1 P0.02	1:1 分压余量不足
NFC 外接线圈	U1 NFC1/NFC2、C13/C14、NFC线圈	拓扑存在，线圈符号/封装需替换
调试与产测	R1/R2/R3/R4/R10/R11/R12、TP1-TP6	缺 VSYS/VDDIO1 参考测试点
2.4GHz RF 与天线	R6/R8/C11/C12/ANT1、RF	默认板载天线，缺传导测试入口
蜂鸣片驱动	U1 P0.06、R16、Q3、R9、BUZZER2	可工作，音量/功耗需实测
预留 IO	SCL/SDA/INT1、USB_N/P、其他 GPIO	多数未接，需标 NC 或补用途说明

3. 电池输入与防反接电源

3.1 连接图



3.2 对应器件与网络

器件/网络	当前连接	设计作用
BT1	Pin 2 + 接 VBAT，Pin 1 - 接 GND	CR2032 纽扣电池输入
U2 AO3401	D 接 VBAT，S 接 SLE_3V3，G 接 R17	高边 PMOS 防反接
R17	U2 Gate 到 GND，标值 1MΩ	Gate 下拉，正常装电池时使 PMOS 导通
U7	SLE_3V3 到 GND，标值 100uF	电池脉冲电流缓冲和系统电源储能
C2/C5/C8	SLE_3V3 到 GND，100nF/1uF/4.7uF	系统电源局部去耦
VBAT	电池原始正极	未经过防反接保护的原始电池电压

器件/网络	当前连接	设计作用
SLE_3V3	PMOS 后级系统电源	给 U1、ADC 分压、蜂鸣片等供电

3.3 设计说明

本项目只有一个输入电源，即 CR2032 纽扣电池。VBAT 表示电池原始正极，SLE_3V3 表示经过 PMOS 防反接后的系统电源。当前 SLE_3V3 并不是稳压 3.3V，而是随电池电压变化的系统电源，实际电压约从新电池的 3.0V~3.2V 逐步下降到低电量区间。

U2 采用 P 沟道 MOS 做高边防反接。正常装入电池时，U2 体二极管先让系统侧建立电压，随后 Gate 被 R17 下拉，VGS 为负值，PMOS 打开，系统由低压降通路供电。电池反接时，体二极管截止，Gate/Source 条件不满足导通，从而阻断反向电流。

U7 的 100uF 电容用于缓冲 CR2032 的内阻压降，重点服务于射频发射、蜂鸣片动作等瞬态负载。该电容需要关注漏电流、ESR、尺寸和 FPC 布局位置，避免为了储能引入过大的长期静态损耗。

3.4 当前检查结论


检查项	结论
BT1 正负极	当前连接正确
PMOS 防反接方向	当前 D=VBAT、S=SLE_3V3、G=R17->GND，方向正确
系统电源命名	SLE_3V3 容易误解为稳压 3.3V，需要改名或备注
大电容储能	已有 U7 100uF，后续需核对漏电流和脉冲表现
R17 物料	Value 为 1MΩ，Manufacturer Part 为 1RC0402J0106，需核对真实阻值

3.5 整改项

- 将 SLE_3V3 改名为 VSYS 或 VBAT_SW；若暂不改名，需要在原理图上加注释：该网络不是固定 3.3V。
- 核对 AO3401 在 VGS=-1.8V~-3.0V 范围内的导通电阻，确认 CR2032 低电量时仍能可靠供电。
- 核对 U7 100uF 的漏电流和实际容量，优先选择低漏电、合适 ESR 的器件。
- 核对 R17 料号和标值是否一致。

4. BS21 最小系统电源

4.1 连接图



4.2 对应器件与网络

U1 管脚	当前连接	外围器件	手册要求/设计作用
Pin 13 VDDIO1	SLE_3V3	C2 100nF 到 GND	P0.11-P0.24 IO 参考电源，也可作为调试器电平参考
Pin 36 VDD2	SLE_3V3	C5 1uF 到 GND	系统供电输入，内部 LDO 等输入
Pin 48 VDD1	SLE_3V3	C8 4.7uF 到 GND	系统供电输入，内部 BUCK 等输入
Pin 1 DEC1	\$2N558	C1 1uF 到 GND	内部 LDO 输出去耦
Pin 32 DEC2	\$2N1070	C3 4.7uF 到 GND	内部 LDO 输出去耦
Pin 33 DEC3	\$2N1058	C4 1uF 到 GND	时钟电源输出去耦
Pin 44 MIC_LDO	\$2N1424	C6 2.2uF 到 GND	MIC_LDO 输出去耦
Pin 47 DCC	\$2N1593	L1 到 DEC4 侧	内部 BUCK 输出
Pin 46 DEC4	\$2N1696	L1、C7 10uF 到 GND	内部供电输入
Pin 31/45/49	GND	EPAD/GND	主控地

4.3 设计说明

根据硬件指南，BS21 外部供电通过 VDD1、VDD2、VDDIO1 三个管脚输入，供电范围为 1.8V~3.6V，典型值 3.3V。本项目采用 CR2032 经防反接后直供，因此 U1 的供电不是固定 3.3V，而是跟随 SLE_3V3 变化。

当前去耦连接已基本符合手册推荐值：DEC1=1uF、VDDIO1=100nF、DEC2=4.7uF、DEC3=1uF、MIC_LDO=2.2uF、DCC/DEC4=2.2uH+10uF。其中 DCC/DEC4 是内部 BUCK 相关回路，L1 和 C7 的器件选型与布局优先级最高。

VDDIO1 同时是 SWD 和 UART_L0 所在电压域的参考电源。调试器、产测夹具连接时，需要用 VDDIO1/VSYS 作为 VREF，避免外部调试器以固定 3.3V 推挽驱动低电量状态下的芯片 IO。

4.4 当前检查结论


检查项	结论
VDD1/VDD2/VDDIO1 供电	均已接 SLE_3V3
DEC1/DEC2/DEC3/MIC_LDO 电容	标值符合手册推荐
DCC/DEC4 拓扑	L1 串接 DCC 与 DEC4，C7 到 GND，拓扑正确
L1 物料	原理图标值 2.2uH，但 Manufacturer Part 为 SDFL2012S100KTF，需核对
VDDIO1 测试点	当前未见专用 VDDIO1/VSYS 测试点

4.5 整改项

- 核对 L1 是否真实为 2.2uH 功率电感，并满足 $\pm 20\%$ 、 $DCR < 0.3\Omega$ 、 $0.3MHz$ 下交流阻抗 $< 0.3\Omega$ 、饱和电流 $> 1.2A$ 、温升电流 $> 1.6A$ 。
- 增加 VDDI01/VSYS 测试点，丝印建议标 VREF 或 VSYS。
- PCB 布局时将 C1/C2/C3/C4/C5/C6/C7/C8 靠近 U1 对应管脚放置，地端短路径回到主地或 EPAD。
- DCC 到 L1、L1 到 C7、C7 到 DEC4 的回路要短、宽、低寄生，避免靠近 RF 和晶振区域。

5. 32MHz 晶振电路

5.1 连接图



5.2 对应器件与网络

器件/管脚	当前连接	作用
U1 Pin 34 XC1	\$2N1199 到 X1 Pin 1	32MHz 晶体输入
U1 Pin 35 XC2	\$2N25538 到 C9 Pin 1	32MHz 晶体输出侧
C9	39pF，串在 U1 XC2 与 X1 Pin 3 之间	CL=8pF 晶体所需串接电容
X1	32MHz，X201632MKD4SI	主晶体
X1 Pin 2/4	GND	晶体外壳/地脚

5.3 设计说明

BS21 需要外置高精度 32MHz 晶体以满足射频需求。硬件指南说明，芯片内集成频偏调节能力，外置晶体板级负载电容通常仅作预留；当使用 $CL=8pF$ 晶体时，必须在 XC2 端增加 39pF 电容，并尽量减小板级寄生。当前原理图已经增加 $C9=39pF$ ，串在 U1 XC2 与 X1 之间。

如果后续更换为 $CL>8pF$ 的晶体，需要重新评估 C9 的取值。手册建议这类晶体一般板级负载电容可 NC，XC2 端串接电容可使用 0Ω 。因此 C9 的最终贴装值必须与 X1 的真实 CL 参数绑定。

5.4 当前检查结论


检查项	结论
32MHz 晶体连接	XC1/XC2 已接 X1
C9 39pF	已加入 XC2 链路
晶体 CL 匹配	需确认 X1 真实 CL 是否为 8pF
PCB 约束	原理图无法验证，需在布局阶段检查

5.5 整改项

- 核对 X1 数据手册，确认 $CL=8pF$ 是否成立。
- 若 X1 不是 8pF 晶体，按手册重新确定 C9 贴装值。
- PCB 中晶振靠近 U1，XC1/XC2 走线短且对称，周围包地；晶振下方和临近层避免走电源线、时钟线、RF 线或数字翻转线。
- DEC3 电容地和晶振区域地处理需按手册布局建议执行。

6. ADC 电池电压检测

6.1 连接图



6.2 对应器件与网络

器件/网络	当前连接	作用
R14	SLE_3V3 到 BAT_ADC , Value 1MΩ	电池检测分压上臂
R15	BAT_ADC 到 GND, Value 1MΩ	电池检测分压下臂
BAT_ADC	接 U1 Pin 4 GPIO_02/P0.02/AIN0	ADC 采样节点
U1 P0.02	AIN0 复用输入	采集电池分压

6.3 设计说明

该电路用于测量系统电源电压，软件根据 ADC 采样值估算 CR2032 剩余电量。硬件指南说明 ADC 可检测最大电压为 1.5V，ADC 与 GPIO 复用，需要同时满足 GPIO 管脚电压限制。P0.02 属于 P0.00 - P0.10/P0.25-P0.31 这一组 IO，其参考跟随 VDD2/VBAT 侧电源；P0.11-P0.24 参考跟随 VDDI01。

当前 R14/R15 为 1:1 分压。系统电源为 3.0V 时，BAT_ADC 为 1.5V，刚好达到 ADC 最大检测电压；新 CR2032 或空载状态可能达到 3.1V~3.2V，此时 ADC 输入会超过 1.5V，余量不足。

软件换算关系如下：

$$VBAT_SW = ADC_voltage * (R14 + R15) / R15$$

这里的 `ADC_voltage` 应使用 SDK 或校准流程给出的实际 ADC 电压值。若 ADC 参考、增益或校准参数由软件配置决定，文档和代码需要保持同一套换算参数。

6.4 ADC 参考电压来源

BS21/Hi2821 的 ADC 不需要、也没有在当前原理图中体现独立的外部 `VREF` 输入脚。ADC 的转换参考由芯片内部模拟参考电路提供，SDK 在 ADC 上电流程中会打开内部 `VREFLDO`：

```
uapi_adc_power_en(AFE_GADC_MODE, true)
-> hal_adc_v153_power_on()
   -> hal_afe_afeldo_open()
   -> hal_afe_adcldo_open()
   -> hal_afe_vrefldo_open()
```

SDK 中 `adc_porting.h` 定义了 `ADC_REFERENCE_VOLTAGE_MV = 1500`，示例与 `porting` 层也按 1500mV 参考进行 ADC tick 到电压值的换算。因此本项目硬件上不应再为 ADC 增加外部基准源，重点是保证 `BAT_ADC` 输入电压始终低于 1.5V，并在软件侧使用 ADC 校准后的电压值参与电池电压换算。

需要特别区分两个概念：

概念	来源	对本项目的意义
ADC 转换参考电压	芯片内部 <code>VREFLDO</code> ，SDK 中按 1500mV 参考换算	决定 ADC tick 如何换算为输入电压
GPIO 电压域参考	P0.02 所在 GPIO 组跟随 <code>VDD2/VBAT</code> 侧电源	决定管脚输入电压不能超过 IO 电压限制

本项目的 `BAT_ADC` 采样流程建议为：

1. 配置 P0.02/AIN0 为 ADC 功能，关闭不必要的数字输入/上下拉。
2. 打开 ADC 电源，SDK 内部打开 `VREFLDO / ADCLDO`。
3. 执行 `adc_calibration(AFE_GADC_MODE, true, true, true)` 或使用已保存的校准参数。
4. 等待分压节点和 ADC 参考稳定后采样。
5. 先得到 `BAT_ADC` 节点电压，再按分压比换算系统电源电压。

对应软件换算关系为：

```
ADC_voltage_mV = SDK_ADC_Result_mV
VBAT_SW_mV = ADC_voltage_mV * (R14 + R15) / R15
```

如果后续对电量百分比要求较高，建议在样机阶段用万用表测量 `SLE_3V3/VSYS` 实际电压，同时记录 ADC 换算值，做 1 点或 2 点软件校准。CR2032 的剩余电量估算还应结合负载状态，因为蜂鸣片和射频发射会引起瞬时压降。

6.5 当前检查结论


检查项	结论
ADC 管脚	已接 U1 P0.02/AIN0
分压拓扑	拓扑正确
ADC VREF 来源	由芯片内部 VREFLDO 提供，硬件无需外部基准源
SDK 参考值	ADC_REFERENCE_VOLTAGE_MV = 1500
软件校准	采样前需要执行 ADC 校准或恢复已保存校准参数
ADC 电压上限	当前 1:1 分压无余量
输入阻抗	R15=1M Ω 接近手册提示的 M Ω 级风险点
滤波电容	当前未见 BAT_ADC 对地 10nF 预留
BOM 一致性	R14/R15 Value 与 Manufacturer Part 需核对

6.6 整改项

- 不需要增加外部 ADC VREF 电路；文档和原理图中应注明 ADC 参考由芯片内部 VREFLDO 提供。
- 不建议继续使用 1:1 分压。建议改为例如 R14=1M Ω 、R15=680k Ω ，3.2V 电池时 ADC 输入约 1.30V。
- 在 BAT_ADC 对地预留 10nF 电容，采样前由软件等待节点稳定。
- 若追求极低静态功耗，可增加受 GPIO 或负载开关控制的分压上臂，仅采样时开启。
- 软件侧采样前执行 ADC 校准，使用 SDK 返回的 mV 值再按分压比换算 VBAT_SW。
- 核对 R14/R15 的 Manufacturer Part，确保真实阻值与 Value 一致。

7. NFC 外接线圈

7.1 连接图



7.2 对应器件与网络

器件/网络	当前连接	作用
U1 Pin 11 P0.09/NFC1	接 NFC1	NFC 天线端 1
U1 Pin 12 P0.10/NFC2	接 NFC2	NFC 天线端 2
C13	NFC1 到 GND，Value TBD	NFC1 端对地调谐电容
C14	NFC2 到 GND，Value TBD	NFC2 端对地调谐电容
NFC线圈	NFC1 到 NFC2，当前 Value 10K，Device Res_0603	当前为线圈占位，不是最终器件

7.3 设计说明

BS21 提供 NFC1/NFC2 接口，但不内置 TAG 线圈。NFC 功能需要外接 FPC/板载线圈，并通过两端对地调谐电容将天线谐振点调到 13.56MHz 附近。硬件指南建议 NFC1/2 通常预留两个对地调谐电容，用于改善接收性能。

当前拓扑方向正确：U1 的 NFC1/NFC2 两个管脚分别连接到线圈两端，C13/C14 分别从线圈两端对地。问题在于 NFC线圈 仍使用电阻符号和 R0603 封装，且 Value 为 10K，这只适合作为临时占位，不适合作为正式原理图和 PCB 封装依据。

7.4 当前检查结论


检查项	结论
NFC1/NFC2 管脚	已连接到线圈网络
调谐电容位	C13/C14 已预留
调谐电容取值	当前为 TBD，需要初始值
线圈符号/封装	当前错误，仍是电阻占位
PCB 线圈区域	原理图无法验证，需布局阶段检查净空

7.5 整改项

- 将 NFC线圈 替换为 NFC 线圈/天线专用符号，封装对应实际 FPC 线圈焊盘或板载线圈端点。
- 将线圈 Value 改为 NFC_L00P、TBD 或实际线圈参数，不要保留 10K。
- C13/C14 初始可按 100pF~150pF C0G/NP0 预留，最终以实测谐振点调谐。
- NFC 线圈区域避免大面积铺铜、金属补强、电池金属壳紧贴；线圈到 NFC1/NFC2 的走线短且尽量对称。

8. 调试与量产接口

8.1 连接图



8.2 对应器件与网络

信号	U1 管脚	当前连接	测试点
SWDCLK	Pin 25	U1 -> R2 100R -> SWD_CLK , R4 100K 到 GND	TP3
SWDIO	Pin 26	U1 -> R1 100R -> SWD_DAT , R3 100K 到 GND	TP2
UART_L0_TXD	Pin 22 P0.19	U1 -> R11 100R -> \$2N25535	TP4
UART_L0_RXD	Pin 23 P0.20	U1 -> R12 100R -> \$2N25536	TP5
NRST	Pin 24 P0.21/NRST	U1 -> R10 100R -> \$2N25532	TP1
GND	GND	系统地	TP6
VDDIO1/VSYS_REF	Pin 13/系统电源	SLE_3V3	TP7

8.3 设计说明

硬件指南建议预留 SWD、UART_L0、VDDIO1 等测试点。其中 VDDIO1 可给仿真器用作逻辑电平参考，UART_L0 用于空片下载、LOG 打印和辅助调试，SWD 用于仿真调试和芯片烧录。SWD 和 UART_L0 管脚位于 VDDIO1 电压域，使用中必须注意电平匹配。

当前 SWD、UART_L0、NRST、GND 均已通过测试点引出，信号线上也保留了 100Ω 串联电阻。SWDCLK 按手册建议保留了 100K 下拉。SWDIO 也有 100K 下拉，但这不是手册明确强制项，建议保留封装，默认贴装策略按烧录兼容性测试决定。

8.4 当前检查结论

检查项	结论
SWDCLK	已经通过 R2 到 TP3, R4 100K 下拉
SWDIO	已经通过 R1 到 TP2, R3 100K 下拉
UART_L0	TX/RX 已通过 R11/R12 到 TP4/TP5
NRST	已通过 R10 到 TP1
GND	已有 TP6
VDDIO1/VSYS_REF	当前缺测试点

8.5 整改项

- 增加 SLE_3V3 或后续 VSYS 测试点，丝印标 VREF 或 VSYS。
- 测试点附近建议标注 CLK、DIO、TX、RX、RST、VREF、GND。
- 量产夹具可增加多个 GND 弹点，提高接触可靠性。
- R3 可按实际烧录情况决定是否默认贴装。

9. 2.4GHz RF 与板载天线

9.1 连接图



9.2 对应器件与网络

器件/网络	当前连接	作用
U1 Pin 30 RF_ANT	接 RF	芯片 2.4GHz 射频端口
R6	RF 到 \$2N2602，Value 0，0201	RF 串联匹配/跳线
C12	\$2N2602 到 GND，Value NC，0201	PI 匹配对地电容位

器件/网络	当前连接	作用
R8	\$2N2602 到 \$2N2641 ， Value 0R ， 0201	RF 串联匹配/跳线
C11	\$2N2641 到 GND， Value NC ， 0201	PI 匹配对地电容位
ANT1	Signal 接 \$2N2641 ， GND 接 GND	2.4GHz 板载天线

9.3 设计说明

当前 RF 链路默认走板载天线，保留了两级串联 0Ω 和两个对地 NC 电容位，可作为 PI 匹配网络调试。硬件指南要求 RF 走线按 50Ω 控制阻抗设计，芯片口视出反射目标 $S_{11} < -20\text{dB}$ ，芯片口到天线口插损目标约小于 0.5dB。

FPC 板、CR2032 电池、外壳、NFC 线圈和人体靠近都会显著影响板载天线。原理图只能确认匹配网络拓扑，最终性能必须通过 PCB 阻抗控制、天线净空和 VNA 实测调试完成。

9.4 当前检查结论


检查项	结论
RF 拓扑	U1 RF_ANT 经 R6/R8 到 ANT1，拓扑合理
匹配位	C11/C12 为 NC，对地匹配位已保留
IPEX/传导测试入口	当前网表未见
PCB 阻抗	原理图无法验证
天线净空	原理图无法验证

9.5 整改项

- EVT 阶段建议增加 IPEX、射频测试座或可切换 0Ω 路径，方便传导测试。
- 若空间不允许 IPEX，至少预留可切断或可焊接的 RF 测试焊盘。
- PCB 中 RF 走线按 50Ω 控阻，参考地连续，避免被过孔、开槽或其他走线割裂回流。
- RF 与晶振、DCC 电感、电源开关、蜂鸣片驱动、UART/SWD 等数字翻转信号保持隔离。
- 板载天线下方和前方按天线推荐布局净空，避免电池和金属补强片进入敏感区域。

10. 蜂鸣片驱动

10.1 连接图



10.2 对应器件与网络

器件/网络	当前连接	作用
U1 Pin 8 GPIO_06	接 PIEZO_PWM	蜂鸣片 PWM 控制输出
R16	PIEZO_PWM 到 Q3 Base，Value 10kΩ	NPN 基极限流
Q3 S8050	B 接 R16，E 接 GND，C 接 \$2N25505	低边开关，拉低蜂鸣片负端
BUZZER2	Pin 1 接 SLE_3V3，Pin 2 接 \$2N25505	蜂鸣片
R9	\$2N25505 到 SLE_3V3，Value 1kΩ	蜂鸣片负端上拉/放电回位通路

10.3 设计说明

压电蜂鸣片本质上是电容性负载。当前电路采用单端低边 NPN 开关驱动：Q3 导通时，蜂鸣片负端被拉到 GND，蜂鸣片两端约承受 V_{SYS} ；Q3 截止时，R9 将蜂鸣片负端拉回 V_{SYS} ，蜂鸣片两端电压回到接近 0V。

R9 会影响声音和功耗。阻值越小，蜂鸣片负端回到 V_{SYS} 越快，波形更接近方波，声音可能更大；但 Q3 导通时 R9 会形成从 SLE_3V3 到 GND 的直流电流。以 3.0V 估算， $R9=1k\Omega$ 时约 3mA， 470Ω 时约 6.4mA， 220Ω 时约 13.6mA。CR2032 对脉冲电流敏感，不能只按音量优化。

R16 为 $10k\Omega$ 时，GPIO 高电平驱动 Q3 的基极电流约为数百微安，驱动 $R9=1k\Omega$ 的电流基本可行；若将 R9 降到 470Ω 或 220Ω ，需要同步验证 Q3 饱和程度、GPIO 驱动能力、电池压降和实际声压。

10.4 当前检查结论

检查项	结论
控制管脚	U1 GPIO_06 已接 PIEZO_PWM
NPN 低边驱动	拓扑可用
放电/回位通路	R9 已提供
音量与功耗	需要 EVT 实测

检查项	结论
BOM 一致性	R9 Value 1kΩ 与 Manufacturer Part FRC0402J304 TS 需核对

10.5 整改项

- 核对 R9 真实料号和阻值，避免 BOM 下错。
- EVT 阶段建议预留 1kΩ、470Ω、220Ω 的 R9 调试方案，实测声压、电池压降和系统复位风险。
- 若目标音量明显不足，优先评估双 GPIO 互补驱动或 MOS 推挽方案，而不是单纯降低 R9。
- 蜂鸣片走线远离 RF 和晶振区域，避免大电流边沿噪声耦合。

11. 预留 IO 与未用管脚

11.1 连接图

连接图占位：请贴入“预留 I2C、INT、USB、未用 GPIO 标记”原理图片段。

11.2 当前连接摘要

信号/管脚	当前连接	建议
U1 P0.14/SCL	SCL，单端网络	若不用，标 NC；若接传感器，补上拉和外设
U1 P0.15/SDA	SDA，单端网络	若不用，标 NC；若接传感器，补上拉和外设
U1 P0.18/INT1	INT1，单端网络	若不用，标 NC；若接传感器，补中断源
U1 USB_N/USB_P	当前未接	产品不使用 USB 时标 NC；使用 USB 时 VDDIO1 必须为 3.3V
U1 P0.00/P0.01/P0.03/P0.04/P0.05 等	多数未接	标 NC 或备注预留用途
U1 P0.25	当前空	若不用，标 NC

11.3 设计说明

当前原理图中有多个 GPIO 处于未连接或仅拉出单端网络的状态。DRC 通过不代表这些管脚的设计意图清晰。对于最终产品，所有未用管脚都应明确为 NC、预留焊盘或指定功能，避免后续 PCB 和软件阶段产生歧义。

USB 功能不建议作为本项目正式产品接口使用，因为当前系统由 CR2032 直供，VDDIO1 不固定为 3.3V；硬件指南要求使用 USB 功能时 VDDIO1 必须是 3.3V。

11.4 整改项

- 对所有未用 GPIO 添加 NC 标记或原理图备注。

- 若计划接入传感器，补齐 I2C 上拉、电源域、INT 来源和传感器去耦。
- 若不使用 USB，USB_N/USB_P 保持 NC 并在原理图备注。
- 避免芯片未上电时外部电路向 GPIO 灌电。

12. FPC PCB 设计约束

12.1 连接图

连接图占位：请贴入“FPC 板形、天线区域、NFC 线圈区域、主控布局”示意图。

12.2 电源与地

- FPC 需要提前与板厂确认铜厚、介质厚度、阻抗可控能力、最小线宽线距、补强区域和弯折区域。
- 主控 EPAD 应通过低阻路径连接到主地；若 FPC 工艺不便打大量过孔，应优先保证主控地、RF 地、电源电容地的低阻回流。
- 电源去耦电容地脚应靠近主控地回流，不应绕行到远端地铜。
- VDD1/VDD2 走线需要满足手册中 300mA 以上通流能力建议，通常不小于 12mil。
- DCC 到 L1、L1 到 C7、C7 到 DEC4 的回路要求短、宽、低寄生。

12.3 晶振区域

- X1 靠近 U1 的 XC1/XC2。
- XC1/XC2 走线短、对称，周围包地。
- 晶振下方和临近层避免走电源线、时钟线和数字翻转信号。
- 尽量减小 32MHz 晶体信号线上的板级寄生电容。

12.4 RF 区域

- RF 走线按 50Ω 控阻，参考地连续。
- RF 走线与 XO 信号、电源、数字翻转信号之间保持隔离。
- 板载天线下方和前方禁止铺铜、走线和放置金属结构，按天线推荐净空执行。
- CR2032 电池、NFC 线圈、金属补强片与 2.4GHz 天线之间需要预留距离。

12.5 NFC 线圈区域

- NFC 线圈区域禁止大面积铺铜和地平面覆盖。
- 避免电池、磁性材料、金属补强片紧贴线圈。
- 线圈引出到 NFC1/NFC2 的走线短且对称。
- C13/C14 位置便于后期替换和并联调试。

13. BOM 与物料一致性

13.1 当前重点核对项

位号	当前 Value	当前 Manufacturer Part/Device	风险
L1	2.2uH	SDFL2012S100KTF	需确认是否真实为 2.2uH 功率电感
R14	1MΩ	1RC0402J0106	需确认料号真实阻值
R15	1MΩ	1RC0402J0106	需确认料号真实阻值
R17	1MΩ	1RC0402J0106	需确认料号真实阻值
R9	1kΩ	FRC0402J304 TS	需确认料号真实阻值
NFC线圈	10K	Res_0603	线圈不应使用电阻器件占位作为最终 BOM
C13/C14	TBD	CAP_0603	需指定初始调谐值和介质
U1	hi2821	Manufacturer Part 为空	需补齐可采购物料信息

13.2 整改项

- 原理图 Value、Manufacturer Part、Supplier Part、Footprint 必须在下单前统一。
- 所有 TBD、NC、调试可选件需要明确默认贴装状态。
- NFC 线圈、板载天线、FPC 特殊结构件应单独列入结构/PCB 工艺确认项，不要只按普通电子 BOM 管理。

14. 当前待修问题清单

优先级	问题	影响	建议处理
P0	L1 物料需核对	若实际不是 2.2uH 功率电感，内部 BUCK/DCC 供电可能异常	确认 SDFL2012S100KTF 的真实电感量、DCR、交流阻抗和电流能力；不满足则换料
P0	BAT_ADC 仍为 1M/1M 分压	新 CR2032 或误差可能使 ADC 输入超过 1.5V 上限	调整分压比，建议预留对地 10nF，并按实际 ADC 校准值换算
P0	缺 VDDI01/VSYS 调试电平参考测试点	SWD/UART 调试器缺参考电平，产测接线不完整	增加 SLE_3V3 或后续 VSYS 测试点并丝印 VREF
P1	NFC 线圈仍用 10K 电阻/R0603 占位	BOM、PCB 封装和天线语义错误	替换为 NFC 线圈/天线符号和实际 FPC/板载线圈封装
P1	C13/C14 仍为 TBD	NFC 谐振点未确定	初始按 100pF~150pF C0G/NP0 预留，最终按实测调谐
P1	SLE_3V3 命名不准确	容易误判为固定稳压 3.3V	改名为 VBAT_SW / VSYS 或加注释
P1	R9/R14/R15/R17 标值与器件型号描述需复核	BOM 下单可能错料	统一 Value、Manufacturer Part、Supplier Part

优先级	问题	影响	建议处理
P1	蜂鸣片单端 NPN 驱动音量和电流待验证	R9 过大声音小，R9 过小会增加 CR2032 峰值电流	先保留 1k/470R/220R 可选位，EVT 实测
P2	I2C SCL/SDA、INT1 当前只接到 U1 单端网络	后续传感器不可用，未用时语义不清	若不用则加 NC/备注；若使用则补外设、上拉和中断连接
P2	多个未用 GPIO 未加 NC 标记	DRC 通过但设计意图不清	对不用的 GPIO、USB_N/P 等加 NC 标记或原理图备注
P2	RF 未见 IPEX/传导测试入口	后续天线调试定位困难	EVT 版增加 IPEX、测试座或可焊 RF 测试焊盘

15. 后续原理图修改建议

建议按以下顺序修改：

1. 核对并修正 L1 物料，确保真实器件满足 BS21 BUCK/DCC 电感要求。
2. 重新计算 BAT_ADC 分压比，增加 10nF 预留位，并统一 R14/R15 的阻值和物料属性。
3. 补 VDDI01/VSYS 调试电平参考测试点，完善测试点丝印。
4. 将 NFC线圈 从电阻占位替换为 NFC 线圈/天线符号和实际线圈封装，给 C13/C14 选定初始调试值。
5. 将 SLE_3V3 改名为 VBAT_SW / VSYS，或至少增加明确注释说明其不是稳压 3.3V。
6. 修正 R9/R14/R15/R17 等器件的 Value 与 BOM 字段，并确定 R9 的默认贴装值。
7. 根据最终结构确认板载 2.4GHz 天线和 NFC 线圈的净空区域，必要时增加 RF 传导测试入口。
8. 原理图更新后重新执行 DRC 和网表审查，再进入 FPC PCB 设计。

16. 验证清单

- ☒ DRC 通过。
- ☒ C2 已连接为 SLE_3V3 到 GND 的 100nF 电容。
- ☒ 32MHz 晶振 XC2 端已增加 C9=39pF。
- ☒ SWDCLK、SWDIO、UART_L0_TXD、UART_L0_RXD、GND、NRST 已引出到测试点。
- ☒ SWDCLK 保留 100K 下拉。
- ☐ VDDI01/VSYS 电平参考测试点已引出。
- ☐ P0.09/NFC1 与 P0.10/NFC2 已接实际 NFC 外接线圈封装，且 C13/C14 选定初始调谐值。
- ☐ ADC 输入在新电池最高电压下低于 1.5V，并预留/确认采样滤波电容。
- ☐ L1 物料满足 2.2uH、DCR、交流阻抗、饱和电流、温升电流要求。
- ☐ RF 走线满足 50Ω 控阻，板载天线净空满足要求。
- ☐ 32MHz 晶振区域无干扰走线穿越。
- ☐ NFC 线圈区域无大面积铺铜、无金属结构紧贴。

☐ BOM 字段与原理图标值一致。