#### SYNTHESE LOGIQUE

### **UART (Universal Asynchronous Receiver Transmitter)**

### 1. Présentation

La liaison série permet la communication entre deux systèmes numériques en limitant le nombre de fils. La liaison appelée communément « port série » dans les PC est normalisée par le standard recommandé RS232. Le standard RS232 est utilisé dans l'industrie pour relier des équipements tels que les automates, les appareils de mesure, les machines-outils, ..., pour sa simplicité de programmation et sa robustesse.

Les bits de données sont transmis en série à une certaine vitesse exprimée en bauds (bits par seconde). La transmission série nécessite au minimum trois fils : une masse de référence, un fil (TX) pour la transmission de données et un troisième (RX) pour la réception des données.



## 2. Caractéristiques électriques

Les tensions appliquées à la ligne sont référencées par rapport à une masse (0 volt). Elles sont définies comme suit :

Tension	Etat			
-Vmax à -3V	1 logique			
-3V à +3V	interdit			
3V à Vmax	0 logique			


La tension  $V_{max} = 12 V$  est la plus rencontrée. L'adaptation des niveaux électriques se fait avec des circuits spécialisés (ex : le MAX232).

Avant adaptation	Après			
Niveau logique 0 = 0V	Niveau logique 0 = +12V			
Niveau logique 1 = +5V	Niveau logique 1 = -12V			

## 3. <u>Protocole de transmission</u>

Pour que la transmission se fasse correctement, il est nécessaire que les deux équipements utilisent les mêmes règles, c'est le protocole de transmission. Les paramètres entrant en jeu sont les suivants :

- o Longueur des mots : 7 ou 8 bits
- <u>Vitesse de transmission</u>: réglable à partir de 110 bauds (110, 300, 1200, 2400, 4800, 9600, 19200 ...).
- <u>Parité</u>: On ajoute un bit à la donnée de telle sorte que le nombre de tous les bits à 1 soit pair (en parité paire) ou impair (en parité impaire).
- o <u>Bit de start</u>: La ligne au repos est à l'état logique 1. Pour indiquer un début de transmission, elle passe à 0 (start).
- o <u>Bit de stop</u>: après la transmission, la ligne est positionnée au 1 logique pendant une à deux périodes en fonction du nombre de bits de stop.



## 4. But du projet

Établir une liaison série asynchrone entre un composant FPGA et un PC en adoptant le protocole suivant :


o Longueur des mots: 8 bits

o Vitesse de transmission : 9600 bauds


<u>Parité</u>: non
<u>Bit de start</u> = 0

Un bit de stop = 1


Le but du TP est d'établir une transmission de données de la maquette vers le PC. L'UART à réaliser ne s'occupe pas de la transmission de données vers le PC, il est représenté par le schéma suivant :



☑ **Baudrate** : fabrique un signal impulsionnel **top\_tx** de fréquence 9600 Hz à partir de l'horloge 100 MHz. Le signal **top\_tx** reste à 1 pendant une période d'horloge.



☑ Tx\_rs232 : si write\_d passe à 1, l'octet data\_o est transmis à la fréquence top\_tx sur la ligne. Le signal busy indique que la transmission n'est pas finie. La machine d'états suivante décrit le fonctionnement du module tx\_rs232. La condition (clk) signifie que l'action se déroule sur front montant d'horloge. La condition (clk et top\_tx) signifie que l'action est exécutée sur front montant si top\_tx est à 1.




#### 5. Travail à effectuer

**Partie 1**: cette première partie consiste à envoyer au PC le code ASCII sélectionné sur les Switchs (7:0). L'utilitaire **Teraterm** affichera sur l'écran du PC les caractères transmis.


- Écrire les programmes des blocs baudrate et Tx\_rs232 puis les simuler.
- Associer ces 2 modules dans un bloc nommé uart. Simuler son fonctionnement.
- Ajouter un fichier de contraintes au projet pour positionner les signaux sur les broches du composant. Data\_o sur les switchs, write\_d sur BtnC, busy sur led(0). Compiler le projet et configurer le composant pour tester le fonctionnement sur la maquette.

**Partie2 :** dans cette deuxième partie, nous allons doter notre fréquencemètre d'un bloc **uart** qui permettra d'envoyer la fréquence mesurée au PC.


L'affichage sur l'écran du PC se fera sous cette forme : chaque fréquence mesurée est affichée sur 4 caractères suivis des lettres 'H' et 'z', il y a un retour en début de ligne suivante après chaque fréquence affichée.



- Faire une copie du répertoire freq, le nommer freq\_uart
- Ouvrir le nouveau projet **freq\_uart**, lui ajouter les fichiers **UART**, **Baudrate et Tx\_rs232**.
- En fait, le fréquencemètre du TP1 va s'enrichir de 2 nouveaux composants : l'UART qui est déjà validé et une machine d'états freq\_tx qui sera créée. Le schéma suivant montre comment sont connectés ces 2 nouveaux composants (voir le synoptique complet en dernière page).



Le fonctionnement de **freq\_tx** est décrit par la machine d'états suivante :



■ Ecrire le programme **freq\_tx.vhd** en déclarant un signal **ind\_car** de taille 3 bits. L'aiguillage des données vers la sortie **data\_o** se fera comme suit :

#### end Behavioral;

- Modifier le programme de niveau 1 en ajoutant les nouveaux composants.
- Compléter le fichier de contraintes en conséquence.
- Compiler le projet et configurer le composant pour tester le fonctionnement du fréquencemètre avec affichage de la fréquence sur la maquette et sur le PC.

# ASCII Code

	Column Number								
Row Number	000	001	010	011	100	101	110	111	
0000	NUL	DLE	$\Diamond$	0	@	P	`	p	
0001	SOH	DC1	!	1	A	Q	a	q	
0010	STX	DC2	"	2	В	R	b	r	
0011	ETX	DC3	#	3	C	S	c	S	
0100	EOT	DC4	\$	4	D	T	d	t	
0101	ENQ	$N\!AK$	%	5	E	U	e	u	
0110	ACK	SYN	&	6	F	V	f	v	
0111	BELL	ETB	,	7	G	W	g	W	
1000	BS	CAN	(	8	H	X	h	X	
1001	HT	EM	)	9	I	Y	i	У	
1010	LF	SUB	*	:	J	Z	j	Z	
1011	VT	ESC	+	;	K	[	k	{	
1100	FF	FS	,	<	L	\	1		
1101	CR	GS	-	=	$\mathbf{M}$	]	m	}	
1110	SO	<b>R</b> S		>	N	٨	n	~	
1111	SI	US	/	?	O	_	o	DEL	

