mc_wrapper design spec

UniIC Confidential
UniIC Confidential
UniIC Confidential

1.Overview

1.1 Function description

mc_wrapper 实现对 2 个 bank array 的读写访问和刷新控制，每个 bank 可访问 7360 个 wl（包含 64 个冗余 wl），每个 wl 中可访问 128 个 column，每个 bank 可访问容量为 230Mbit（不含 ECC）；实现对 2 个 bank array 的数据容错管理；其接口完成 frame 到 array interface 之间的转换。

1.2 Feature list

- 实现 array write、read、refresh 控制；
- DRAM 接口频率为 400MHz，MC logic 工作频率为 400MHz，比例为 1:1；
- 支持 array 接口时序可配置，默认按照 400MHz 配置；
- 支持数据 ECC 编解码处理，1bit 错误超阈值（可配置，最大支持 16 笔）上报中断，2bit 错误上报中断，并分别对 1bit 错误地址记录，最大记录 16 笔地址、对 2bit 错误地址记录，最大记录为 4 笔，中断状态寄存器记录中断状态，支持中断信号屏蔽和中断清除
- 支持对读 data 做 ECC 校验正确性标记，通过 mc_rresp 反馈；
- DRAM 接口控制器不支持动态频率调节；

UniIC Confidencial

- 支持外部输入控制动态调整刷新周期，刷新周期共分为 5 档，分别对应 64/32/16/8/4ms ，档位 0 对应 64ms；
- 实现 array 刷新周期软件动态切换；
- 实现 array 刷新地址范围动态切换，默认关闭（需要 master 配置起始地址寄存器和结束地址寄存器）；
- 支持 open page 与 close page，软件配置切换，默认使用 open page 模式；
- 支持 open page 模式下接收到读请求且为帧尾时，提前 precharge，软件配置开启/关闭（默认开启）；
- 支持 WL VMC 处理，最大 VMC row 数量为 64；
- 支持 CSL VMC 处理，最大 VMC col 数量为 2；
- 支持 array 读请求回数超时上报；
- 支持 bist 测试，扫描测试 bank 通路、获取 wl vmc 信息、获取 csl vmc 信息；
- 支持硬件容错测试与软件容错测试两种方案；
- 支持 bist wl 扫描时，单 pattern 下写一次读多次，读扫描次数可配，最多进行 16 次读扫描，默认为 0 代表读 1 次；
- 支持 mc bist scan 时钟门控，通过 global bist en 控制，为 1 时钟正常工作，为 0 bist scan 和 bist rescan 模块时钟无效，其余 mc 正常通路不受控制。

UniIC Confidencial

1.3 Basic block diagram




Figure 1 mc_wrapper basic block diagram

mc_wrapper 主要包含以下子模块，frame2frame、frame2array、bist_scan、mc_frame_debug、mc_frame_arbiter、mc_timeout、ecc_top 以及 mc_apb_cfg 模块。

1.4 mc_wrapper interface description

Table 1 mc_wrapper interface signals

Name	Direction	Width	Description
clk	input	1	mc system clock, frequency is 600MHz
apb_clk	input	1	clock for apb bus, frequency is 200MHz, running after apb_rst_n is released

UniIC Confidencial

rst_n	input	1	reset signal for mc function access
apb_rst_n	input	1	reset signal for register access
mc_id	input	32	mc id
pre_precharge	input	1	open page pre precharge enable,default close
page_mode_switch	input	1	0:open page.1:close page,default open page
apb_sel	input	1	pe apb bus select
apb_enable	input	1	pe apb bus enable
apb_write	input	1	pe apb bus write/read indication
apb_addr	input	12	pe apb bus addr
apb_wdata	input	32	pe apb bus write data
apb_rdata	input	32	pe apb bus write data
apb_pslver	output	1	pe apb bus slave error
global_rf_sel_en	input	1	1'b1:select global_rf_sel 1'b0:select mc_rf_cfg_sel（default：1’b0）
global_rf_sel	input	1	1'b1:select mc_rf_period_2/start_time_2 1'b0:select mc_rf_period_1/start_time_1 （default：1’b0）
mc_rf_start_en	input	1	mc refresh start（default：1’b0）电平信号
mc_rf_period_sel	input	1	0:选择外部档位选择的刷新周期 1：选择 mc local 配置的刷新周期，默认为 0
rf_period	input	32	外部传入的刷新周期计数值
rf_period_up_en	input	1	rf_period 更新指示脉冲信号

UniIC Confidencial

mc_rf_start_sel	input	1	0：选择外部输入刷新起始时间 1：选择 mc local 配置起始时间，默认 0
rf_start_time	input	32	外部输入刷新起始时间,同-pe 下 start time 相同
rf_range_change_en	input	1	refresh range change function enable， default close
rf_addr	input	13*2	refresh range，include{rf_start_addr， rf_end_addr}，默认是最大地址范围
global_mc_bist_start	input	1	bist scan enable pulse,1'b1: start; 1'b0:not start，pulse 信号
global_mc_bist_en	input	1	bist scan clock enable,1'b1: enable clock ; 1'b0:disable clock
global_bist_clr	input	1	err_wl_cnt,err_wl 寄存器清除信号，global reg global_bist_clr，W1C，default：1'b0
bist_wl_scan_single_pattern_rd_num	input	4	bist 扫描时，单个 pattern 读次数，最大值为 15，默认为 0，即 1 个 pattern 进行 1 次读扫描（SOC 寄存器配置）
mc_bist_csl_vmc_en	input	1	bist csl vmc enable 信号，默认为 1(SOC 寄存器配置)
~~bist_pattern0~~	~~input~~	~~32~~	~~bist_pattern0（global reg bist_pattern0 配置）~~
~~...~~	~~...~~	~~...~~	~~...~~
~~bist_pattern63~~	~~input~~	~~32~~	~~bist_pattern63（global reg bist_pattern63 配置）~~
~~bist_csl_scan_num~~	~~input~~	~~7~~	~~bist csl scan used pattern number~~

UniIC Confidential

~~bist_wl_scan_num~~	~~input~~	~~7~~	~~bist wl scan used pattern number~~
csl_err_threshold	input	5	bist csl scan error threshold
mc_bank_success	output	1	1'b1: bist scan success(包括 bank 无错和可修); 1'b0:bist scan fail（bank 不可修）
mc_timeout_th	input	32	initial scan timeout threshold
mc_scan_timeout_en	input	1	initial scan timeout enable，function 下配置 0
global_dram_init_en	input	5	bit 0：控制 dram 初始化使能（默认为 1，打开初始化使能），bit 1：global_rf_cnt_clr，控制 rf_cnt 清除（默认为 1，高电平有效，在启动刷新之前需配置为 0）高 3bit resvered
global_mc_rescan_start	input	1	mc bist rescan enable,default 0，W1C 属性,pulse
bist_rescan_num	input	4	rescan 扫描次数，最大值为 8，默认为 3，即扫描 3 次（SOCglb01 reg bist rescan num 配置）
bist_rescan_success	output	1	bist rescan success flag
mc_sys_rst_ok	output	1	mc system reset release signal
mc_apb_rst_ok	output	1	mc apb reset release signal，电平中断，高有效
mc_trc_cfg	input	6	active to active time
mc_tras_cfg	input	5	rcd active to precharge time
mc_trp_cfg	input	4	precharge time
mc_trcd_cfg	input	5	write rcd time

UniIC Confidencial

mc_trtp_cfg	input	1	rd cas rising edge to precharge time
mc_twr_cfg	input	4	wr cas falling edge to precharge time
mc_twtr_cfg	input	3	write cas To Read cas time
mc_trtw_cfg	input	4	Read cas To Write cas time
bnksel_n	output	2	2 个 array bank select
gradd_n	output	13	array row addr（13'h0-13'h1CBF）
gcas_wr	output	1	array write column addr indication
gcas_rd	output	1	array read column addr indication
gcadd	output	8	array column addr（8'h0-8'h81）
wdl	output	256+10+6	array write data(6+10+256)，低 256bit 为数据，高 10bit 为校验位，高 6bit tie0
wdl_oe	output	1	array write data outpt enable
rdrdy_n	input	1	array read data sample clk
rdl	input	256+10+6	array read data(6+10+256)，低 256bit 为数据，10bit 为校验位，高 6bit reserved
hub_frame_vld	input	1	mc received frame valid
hub_frame_rdy	output	1	mc received frame ready
hub_frame_data	input	280	mc received frame data
mc_bresp_rdy	input	1	mc bresp valid
mc_bresp	output	2	mc bresp ready
mc_bresp_vld	output	1	mc_bresp，bresp 为 2'b00,指示数据接收成功
mc_rvalid	output	1	mc read valid
mc_rdata	output	256	mc read data

UniIC Confidencial

UniIC Confidential

mc_rresp	output	2	2‘b00：OK；2'b10：ECC UCE；other Reserved
bank_radd_set_time_o	output	4	gradd setup time delay cell num
r_cas_set_time_o	output	8	gcas_rd setup time delay cell num
w_cas_set_time_o	output	8	gcas_rd setup time delay cell num
~~cas_wrrdy_time_o~~	~~output~~	~~8~~	~~g_wrrdy_n dly cell cfg~~
cadd_set_time_o	output	4	gcadd setup time dly cell cfg
bist_finish_intr	output	1	bist scan finish interrupt signal，电平中断，高有效
bist_rescan_finish_intr	output	1	bist rescan finish flag,电平中断，高有效
mc_timeout_intr	output	1	access memory timeout interrupt signal
mc_ce_overflow_intr	output	1	dram 1bit 错误数量超过阈值的中断，电平中断，高有效
mc_uce_intr	output	1	dram 2bit 错误的中断，电平中断，高有效
global_dram_init_finish_intr	output	1	indicate DRAM initial finish
global_ecc_en	input	1	1'b1：enable ECC ，1'b0：disable ECC
global_ecc_sel	input	1	1'b1：select global_ecc_en；1'b0：select mc internal ecc en
monitor_signals	output	100	mc monitor signal
a2f_dbg_ar_cnt	input	32	AXI 读地址请求计数器，全 f 后回卷到 0 继续计数
a2f_dbg_r_cnt	input	32	AXI 读数据计数器，全 f 后回卷到 0 继续计数
a2f_dbg_aw_cnt	input	32	AXI 写地址请求计数器，全 f 后回卷到 0 继续计数

UniIC Confidential

a2f_dbg_w_cnt	input	32	AXI 读数据请求计数器，全 f 后回卷到 0 继续计数
a2f_dbg_b_cnt	input	32	AXI 写响应计数器，全 f 后回卷到 0 继续计数
a2f_dbg_axi_len_err_addr	input	32	发生 AXI burst lenth 和接收的写数据个数不匹配的 AW 请求地址
a2f_dbg_axi_len_err	input	1	AXI burst lenth 和接收的写数据个数不匹配，分为以下两种情况： 1. 未收到最后一笔数据，就已收到了 last 信号 2. 已经收到了最后一笔数据，但未收到 last 信号
a2f_dbg_reserve_in	output	32	预留的寄存器输入端口
a2f_dbg_reserve_out	input	32	预留的寄存器输出端口

UniIC Confidential
UniIC Confidential
UniIC Confidential

1.5 mc_wrapper interface timing




Figure 1 mc_wrapper interface array write timing





Figure 2 mc_wrapper interface array read timing



UniIC Confidential

Figure 3 mc_wrapper interface array write to read timing




Figure 2 mc_wrapper interface array read to write timing




Figure 5 mc_wrapper interface frame write timing

UniIC Confidential




Figure 6 mc_wrapper interface frame read timing

2.Module

2.1.frame2frame module

2.2.1 Function description

1. 实现 axi2frame 的 frame 向内部 frame 的转换；
2. 实现 open page 与 close page 切换处理，实现对 axi2frame 输入 sof/eof 信号修改，实现对 array 操作的增加或删除；

2.2.2 frame description

Axi2frame frame 位宽为 280bit，具体格式如下：

UniIC Confidential

[19:0]: bank array addr, [6:0]:column addr,[19:7]:row addr

[275:20]: when write, write data; when read, meaningless

[276]: bank_select_flag，0：select bank0,1：select bank1

[277]: frame eof

[278]: frame sof

[279]: frame read/write flag; 1: write, 0: read

Axi2frame 输入 frame 有如下 8 种类型配置：

frame_rd/wr flag	frame_sof	frame_eof	description
1’b1	1’b1	1’b0	ACT+WR
1’b1	1’b0	1’b0	WR
1’b1	1’b0	1’b1	WR+PRE
1’b1	1’b1	1’b1	ACT+WR+PRE
1’b0	1’b1	1’b0	ACT+RD
1’b0	1’b0	1’b0	RD
1’b0	1’b0	1’b1	RD+PRE
1’b0	1’b1	1’b1	ACT+RD+PRE

前级 Axi2frame 模块根据自身状态发送 frame_sof/frame_eof 信号，以 burst 作为切换。

2.2.frame2array module

1. frame2array 模块实现内部 frame 到 array interface 的转换；
2. 实现对 2 个 bank 的 array write、read、refresh、W2R、R2W 状态切换控制；
3. 实现 2 个 bank 的 array 接口时序和刷新周期配置，统一配置，不区

UniIC Confidential

分 2 个 bank；

2.3.Bist scan and bist rescan

作为测试功能以 frame 形式向 mc 发送读写请求，测试 bank 通路、wl vmc 信息、csl vmc 信息等；

1. 支持对 bank 数据通路测试
2. 支持配置多种 pattern 扫描测试
3. 支持按 col 进行 csl 扫描，完成 bank_csl 错误扫描，记录出错的 csl
4. 支持按 row 进行 wl 扫描，完成对 bank_wl 错误扫描，记录出错的 wl
5. 支持根据测试结果配置 WL 和 CSL 寄存器
6. 支持扫描完成中断上报及错误地址寄存器记录
7. 支持 bist 扫描期间开启刷新操作（使用 64ms 刷新周期）
8. 支持 bist rescan 扫描，负责在完成 vmc 配置后进行再次 bist 扫描
9. 支持在 wl 扫描时，配置一次写多次读模式，读扫描次数可配，最大支持重复 16 次读扫描，默认为 0，代表一次写一次读

2.4.Dram init wr module

1. 根据 global 配置的 dram 使能信号，对 2 个 bank array 进行初始化操作（包括 ECC 区间），写全 0，当 2 个 bank array 均完成初始化后，拉高初始化 finish 信号
2. 初始化过程中，会对 axi2frame 进行反压，初始化完成后释放反压

UniIC Confidencial

2.5.frame arbiter module

该模块实现 bist bank scan、bist csl scan、bist wl scan、bist rescan、dram init 以及正常工作 frame2frame 通路 frame 下发时 6to 1 轮询仲裁，以及读数据 1to5 返回。

2.6.mc_timeout module

MC 内部超时监测分为初始化扫盘超时和 master 正常访存超时（只对读请求进行超时监测），初始化扫盘超时分为软件扫盘超时和硬件 bist 扫盘超时。

正常访存超时会上报 timeout 中断。

2.7.mc frame debug module

该模块的 debug 功能：测试除 mc 以外的其他读写数据通路是否正常：

1. 当配置 global 寄存器对应 mc 的 debug en 为 1，mc 的 input debug_en=1，此时从上级 axi2frame 模块送来的 hub frame 访问将存入 debug 模块，不进 mc，debug 模块完成 frame 的接收以及读数据返回；
2. 当配置 debug en 信号为 0，则 axi2frame 模块送来的 hub frame 将通过 debug 模块送给 mc，mc 返回的读数据也会经过 debug 模块后返回给 axi2frame 模块。

UniIC Confidential

2.8.Ecc_top module

1. 实现对写 data ecc encode，产生 10bit ECC 校验码；
2. 实现读 data 的 ecc decode，并产生 ecc err resp 返回给 axi2frame；
3. 实现对 ecc 1bit fail 以及 2bit fail 分别地址信息记录，1bit 最多记录 16 个错误地址，2bit 最多记录 4 个错误地址；
4. 实现 1bit fail 数量超阈值后上报 mc_ce_overflow_intr 电平中断，中断 mask 可配置；
5. 实现 2bit fail 上报 mc_uce_err_intr 电平中断，中断 mask 可配置；

2.9.Vmc_top module

1. 根据 wl vmc 和 csl vmc 寄存器配置值完成对 wl 和 bl 的重映射，避免坏的 wl/bl；

2.10.mc_apb_cfg

1. 实现 mc 使能或关闭配置；
2. 实现寄存器配置和 debug 监测；
3. 实现 row 和 col 错误地址记录与 wl vmc 和 csl vmc 配置；
4. 实现 mc read data 超时状态记录；
5. 实现 ecc 使能或关闭配置，对纠错检错结果记录；

UniIC Confidential

3.Workflow description

3.1. Dram init wr description

该模块支持上电后启动 dram 初始化写操作。

1. global_dram_init_en 信号默认为 1，dram 初始化写操作以 mc_en 上升沿作为使能信号，即配置 mc_en=1 后，该模块启动 dram 初始化写操作；
2. dram 初始化对按照 wl 对 bank 的所有地址写入 266'h0；
3. dram 初始化写完成后，对外输出 dram_init_wr_finish 标志信号，下次初始化写使能有效时清除；
4. host 检测到 dram_init_wr_finish 后发起 function 通路读写操作。

3.2. open page/close page 动态切换流程

master 读取切换完成状态寄存器确认处于可切换状态（置高表示切换完成，可配置切换），master 配置切换寄存器，mc 内部不会立刻切换，需等到当前 burst 完成后进行切换操作，切换完成后置起切换完成状态寄存器，当完成状态寄存器检测到切换寄存器状态变化后自动清零（目的在于防止 master 切换时间间隔小于 mc 切换操作时间）；

open page 下支持 write/read 操作的切换；（close 转 open 等待 burst 完成； open 转 close 也先等待当前 burst 完成。）

UniIC Confidencial

3.3. open page/close page 与刷新的关系

- close page 下，如果计数到需要刷新操作，会将当前 burst 打断（在 frame2frame 模块控制 eof=1），才会开启刷新，待刷新完成后，重新产生新的 sof，继续完成剩余操作；
- open page 下，如果计数到需要刷新操作：

（1）若当前正在进行读写操作，会将当前 burst 打断（在 frame2frame 模块控制 eof=1），才会开启刷新，待刷新完成后，重新产生新的 sof，继续完成剩余操作；

（2）若当前没有读写操作，则需要内部先发起空的 precharge，然后继续刷新操作。

3.4. 硬件 bist 测试方案扫描流程

（1）硬件 bist 测试需要的 bist_pattern、扫描次数、csl 错误判断阈值、超时阈值、接口 timing 等信息通过 mc interface 直连输入；

（2）外部输入 global_bist_en 高电平和 global_bist_start 脉冲信号，启动 mc bist 功能，若需要单独对部分 mc 启动 bist 功能，则上层软件需先将其他不需要 bist 的 mc 的 mc_bist_en 寄存器配置为 0（mc_bist_en 默认为 1）

（3）MC bist 在 global_bist_start&&global_bist_en&&mc_bist_en==1 成立时，启动硬件 bist 测试，根据内部执行顺序，先完成通路扫描，若 array 回数超时则不进行后续测试，直接产生 mc_bist_finish_intr 中断和 mc_bank_success（表示 bist_scan finish 且 bank bist 测试失败），若回数正确且不超时，则继续进

UniIC Confidencial

行 csl scan；

（4）Mc bist 执行 csl scan 对所有 column 依次扫描，通过扫描出错数据是否不小于 csl 错误判断阈值来统计 csl 错误，csl 扫描过程中记录 csl 错误的 column 地址、累计 csl_err_cnt，当 csl 扫描期间 csl_err_cnt=2，保存 csl 错误地址和状态后直接退出 csl scan，执行 wl scan，若 csl 扫描期间 csl_err_cnt<2，则继续执行 scan 直到所有 pattern 的 csl scan 完成后执行 wl scan。

（5）Mc bist 执行 wl scan 对所有 wl 依次扫描，check 读数据出错时记录 wl 错误地址、累计 wl_err_cnt；当执行扫描期间 wl_err_cnt>64 停止扫描，产生 mc_bist_finish_intr 中断和 mc_bank_success（0 表示 bist scan 测试失败），记录当前状态。当执行完所有 pattern 后，wl_err_cnt<=64，产生 mc_bist_finish_intr 中断和 mc_bank_success=1，表示该 bank scan finish 且成功。

（6）在 bist scan 完成中断信号拉高后，bist 相关寄存器保持，直到下次 global_bist_start 生效时（即要重新开始一次 bist scan）清空当前寄存器中记录的 err_csl，err_wl 及 bist_finish，bank_success 等。

3.5. 硬件容错测试结果使用流程

（1）Host 接收到 mc_bist_finish_intr 中断后，检查 bank success flag 状态指示，根据 bank_success_flag 指示完成 bank vmc：若状态指示 fail 的 bank 数量超过 tail 内 bank vmc 可替换的 bank，则


UniIC Confidential

标记为该 tail 不可修，若不超过则完成 bank vmc 配置。

（2）host 完成 bank vmc 后，再选择 bank success 的 bank 进行 csl vmc 和 wl vmc 操作：读取这些 bank 的 bist_status 中 err_csl_num 和 err_wl_num 寄存器，按照 wl vmc 和 csl vmc 寄存器配置规则分别写对应 vmc 寄存器完成 wl vmc 和 csl vmc 操作。

（3）当所有 bank 完成 wl vmc 和 csl vmc 后，将 global_bist_en 信号置 0，之后可以进行正常的 array 访问

3.6. mc 支持的工作模式



3.7. mc 刷新档位配置说明

不同温度下，DRAM 刷新时间间隔需要调整，具体划分如下：

Temperature	tREFI（mc_rf_period）
0~85℃	64ms
85~95℃	32ms
95~105℃	16ms
105℃以上	8ms

UniIC Confidencial

4.clock and reset

Clock: 共有三个时钟域，mc_clk/apb_clk/rdrdy_n

Mc_clk 和 apb_clk 由 soc 给出，mc_clk 要求常开，占空比 50%

Rdrdy_n 由 bank array 给出，作为 rdata 的采样时钟。

Reset: 有两组 reset 信号，sys_rst_n 和 apb_rst_n，输入的 reset 没有特殊要求，mc 内部会做同步释放

注意：MC 和 PHY 要保证同时复位

UniIC Confidential