common_mc design spec

V0.7

XA-UC-20250123-01
XA-UC-20250123-01
XA-UC-20250123-01

1. Overview

1.1 Function description

mc 实现对 array 的读写访问和刷新控制；实现对 array 的数据容错管理；其接口完成 hub frame 到 array interface 之间的转换。

1.2 Feature list

- 实现 array write、read、refresh 控制；

1) 频率

- DRAM 接口频率为 400MHz，MC logic 工作频率为 400MHz，比例为 1:1；
- 支持 array 接口时序可配置，默认按照 400MHz 配置；
- mc 不支持动态频率调节；

2) 指令

- mc 支持接收 fake_wr/rd frame，只对 dram 进行 active 或 precharge 操作，不会真正进行读写；
- 支持 open page 与 close page 结合，软件控制动态切换，切换过程中 master 需等待，默认使用 open page 模式；
- 支持 open page 下，在接收到读请求且为帧尾（接收到 eof）时，提前 precharge，此功能可软件控制静态切换开启或关闭（默认开启提前 precharge）；
- 支持 dram 初始化写，串行对 bank 进行写 0 操作；
- 支持 fake_wr 是否返回 bresp 可配置；

3) 刷新

- 刷新周期分为软件控制与硬件控制，该功能可通过接口 mc_rf_period_sel 进行静态切换；

XA-UC-20250123-01

- 支持硬件控制动态调整刷新周期，刷新周期共分为 5 档，分别对应 64/32/16/8/4ms ，档位 0 对应 64ms；
- 支持软件控制实现 array 刷新周期软件动态切换（需要配置 mc local 寄存器或 soc 寄存器控制，若当前刷新计数 cnt 小于新刷新周期，则刷新周期立即生效，否则刷新计数清 0 重新开始计数，下次刷新使用新周期计数）；
- 实现 array 刷新地址范围动态切换，该功能允许软件动态切换开启或关闭，开启时使用配置范围刷新，否则按照最大地址范围刷新，默认是关闭（开启时需要 master 提前参与配置起始地址寄存器和结束地址寄存器）；（只在集中式刷新支持）
- 刷新分为集中式刷新和分布式刷新两种，集中式刷新一次性刷新完所有行，分布式刷新可软件控制选择单次刷新行数。

4) 容错管理
   - 支持 WL VMC 处理，最大 VMC row 数量为 64；
   - 支持 CSL VMC 处理，最大 VMC col 数量为 20；
   - 支持芯片工作过程中，不断电增量映射，需要先将该 bank 的 vmc en，mc_en 关闭，之后重新配置该 bank 的 WL/CSL 重映射相关的寄存器。但需要注意的是，该过程会导致发生错误的 bank 数据全部丢失，在重映射之后需要对该 bank 重新初始化写；
   - 支持容量扩展处理，减少最大 VMC row 数量（寄存器可配置 vmc_wl 数量减少），减少的 VMC row 数量可被正常 function 访问；
5) BIST
   - 支持硬件容错测试与软件容错测试两种方案；
   - 支持 bist 测试，扫描测试 bank 通路、获取 wl vmc 信息、获取 csl vmc 信息，支持 bist csl vmc 功能通过 bist_csl_vmc_en 控制

YA-UC-20250123-01

使能与否，默认开启；

- 支持 bist wl 扫描时，单 pattern 下写一次读多次，读扫描次数可配，最多进行 15 次读扫描，默认为 1 代表读 1 次；
- 支持配置 VMC 寄存器后，重新启动 bist rescan 可 pass 的特性；
- 支持 mc bist scan 时钟门控，通过 global bist en 控制，为 1 时钟正常工作，为 0 bist scan 和 bist rescan 模块时钟无效，其余 mc 正常通路不受控制。
- bist 支持最多 68 个 pattern，64 个 pattern 为固定 pattern，4 个 pattern 为 mc local 寄存器可配置 pattern。软件控制静态切换可选择使用 pattern 数量；
- 寄存器 2 个 wl 合并为一个，4 个 csl 合并为一个，减少寄存器数量；
- bist 支持最多 4 个 bank 扫描，软件控制静态切换可选择使用 bank 数量；
- rescan 支持错误 bit 数统计；wl 扫盘支持计时功能，进行带宽计算；
- 支持 array 读请求回数超时上报（寄存器控制超时功能使能与否，用于初始化扫描期间超时监测，包括 bist 扫描和软件扫描，正常工作期间关闭）：当读请求和回数握手计数值不为 0 就开始超时计数，若计数超过阈值还未收到回数则产生超时标志传递给 apb_cfg 模块，同时传递固定数（0x0123456789abcdef）作为读数据返回，防止出现系统挂死；（最多可记录 7 笔读请求）；

6) RAS

- 内置对 256bit 实现纠一检二的 ECC 模块；
- 可通过 parameter 选项控制是否使用 ECC 功能，用于节省面积；

XA-UC-20250123-01

- 支持 mc_rdrdy_n 钳位可配，默认不进行钳位，用于测试；钳位前的 mc_rdrdy_n 接入 monitor 网络，用于观测；
- MC 内部增加数据移位操作，可将数据位与校验位交换位置，用于软件容错扫盘测试时可将校验位读出；
- MC 内部添加开关，控制刷新是否可以打断 burst，默认可以打断；
- 支持访存超时上报（正常工作过程中访存超时监测，可软件控制使能与否）：当读请求和回数握手计数值不为 0 就开始超时计数，若计数超过阈值还未收到回数则产生超时标志传递给 apb_cfg 模块，并产生超时中断上报；
- mc 内置 frame_debug 模块，作为 debug 功能测试除 mc 以外的其他读写数据通路，当使能 debug en 信号后，从上级 hub 模块送来的 hub frame 将存入 debug 模块，从 debug 模块根据读操作产生读数据返回给上级模块；
- 复位信号同步释放完成 flag 指示；
- mc local 放置 debug 寄存器；

7) 多层 DRAM 堆叠

- 可通过 parameter 选项控制一个 mc 控制 1bank、2bank、3bank、4bank 模式，用于节省面积；
- 支持 mc 入口逻辑 bank 编号与出口物理 bank 编号进行重映射；
- 一个 mc 控制多个 bank 时，单次 ACT 会 ACT 不同 bank 的同一 row；（同一 row 指逻辑地址下同一 row，经过 wl_vmc 后物理地址下可能为不同 row）

8) 中断

- Common mc 共有四个中断，分别为 bist_finish_int、ecc_ce_int、ecc_uce_int、func_timeout_int。每个中断在 mc 内部有一组

XA-UC-20250123-01

status/mask/clr 逻辑。

- Bist_finish_int

1. 中断描述

用来指示 bist_scan 完成。

2. 产生方式

Bist 正常扫描结束或者在扫描过程中错误过多跳出 bist_scan。

3. 处理方式

mc 外部将多个 mc 的 bist_finish_int “与”处理，等待所有 bist_finish_int 拉高后，host 去 check mc 内部 bist_scan success/fail 结果。

- Ecc_ce_int

1. 中断描述

Mc 内置纠一检二 ECC 模块，ecc_ce_int 指示 1bit 错误数量达到阈值，ce 指可纠错误（correct error）。

2. 产生方式

Mc 工作过程中，如果数据出现 soft error 且为 1bit 错误，ECC 模块可以将其纠正，但此 row 地址会被记录，当 1bit 错误数量超过阈值（可配，1-16 范围），产生 ecc_ce_int。

3. 处理方式

Host 监测到 ecc_ce_int，则读取记录的 row 地址，并和之前记录的 row 进行比较，如果某个 row 频繁出错，则将其加入到需要 vmc 的 wl 序列中。mc 内部记录的 1bit 错误计数器个数溢出时，丢弃新出现错误；

- Ecc_uce_int

1. 中断描述

Mc 内置纠一检二 ECC 模块，ecc_uce_int 指示 ECC 监测到 2bit 错误，uce 指不可纠错误（uncorrect error）。

XA-UC-20250123-01

2. 产生方式

Mc 工作过程中，如果数据出现 soft error 且为 2bit 错误，ECC 模块无法将其纠正，会导致返回数据出错，且此 row 地址会被记录，产生 ecc_uce_int。

3. 处理方式

Host 监测到 ecc_uce_int，则读取记录的 row 地址，需要重新将其加入到需要 vmc 的 wl 序列中，进行 vmc 的增量映射。

- func_timeout_int

1. 中断描述

Mc 对读请求进行超时监测，表示有读请求但长时间未返回读数据。

2. 产生方式

Mc 工作过程中，会记录发出的读请求与返回的读数据数量。如果 mc 内部有读请求但长时间未返回读数据，则产生超时中断。

3. 处理方式

Host 监测到 func_timeout_int，需定位及分析，此 bank 不稳定进行 bank_vmc 替换。

Note：

1. 动态切换指在工作过程中可进行切换；静态切换指 mc 上电后或处于 idle 态可进行切换；
2. mc 寄存器指 mc 内部 local 寄存器；soc 寄存器指一组寄存器可接入多个 mc，位于 mc 外部；
3. 软件控制指通过配置 mc 寄存器或 soc 寄存器完成；硬件控制指通过改变 mc 接口完成；
4. 刷新补充描述

1) 是否支持动态修改 period_time？
可以支持。
2) 什么时间更新 period？

XA-UC-20250123-01

如果 period_time 是大 period_time1 到小 period_time2 更新，如果当前 rf_cnt > period_time2，则计数到 period_time1 更新；如果当前 rf_cnt < period_time2，则计数到 period_time2 更新。

如果 period_time 是小 period_time1 到大 period_time2 更新，则固定计数到 period_time1 更新。

3) 是否支持动态修改单次刷新行数？

不支持

4) 不同 PE 是否可以有不同的 period_time，单次刷新行数？

不同 PE 可以有不同的 period_time；单次刷新行数要求相同，即不同 PE 处于相同的刷新行数档位。

5) 如何保证刷新时间可以错开？什么时间更新 start_time?

初始化过程中将不同 PE 的 start_time 配置岔开。


6) 单次刷新行数配置选项

刷新行数	分段间隔（us)	刷新行数	分段间隔（us)
1	8.695652174	92	800
2	17.39130435	115	1000
4	34.7826087	160	1391.304348
5	43.47826087	184	1600
8	69.56521739	230	2000
10	86.95652174	320	2782.608696
16	139.1304348	368	3200
20	173.9130435	460	4000
23	200	736	6400
32	278.2608696	920	8000
40	347.826087	1472	12800
46	400	1840	16000
64	556.5217391	3680	32000
80	695.6521739	7360	64000

1.3 Basic block diagram

Figure 1 mc_wrapper basic block diagram

XA-UC-20250123-01



mc_wrapper 主要包含以下子模块，frame2frame、frame2array、bist_scan、mc_frame_debug、mc_frame_arbiter、mc_timeout 以及 mc_apb_cfg 模块。

1. frame2frame
   - 实现 mc_hub frame 向内部 frame 的转换；
   - open page 与 close page 切换处理，实现对 hub 输入 sof/eof 信号修改，实现对 array 操作的增加或删除；
2. frame2array
   - 实现 array write、read、refresh、W2R、R2W 状态切换控制；
   - 实现访问在不同 bank 间切换；
   - 实现 array 接口时序和刷新周期配置；
   - 此模块行为与 open page/close page 配置无关。
3. mc_frame_debug

   作为 debug 功能测试除 mc 以外的其他读写数据通路，读写请求不经过 mc_top，该模块完成 frame 的接收以及读数据的返回。
4. bist_scan

   作为测试功能以 frame 形式向 mc 发送读写请求，测试 bank 通路、wl vmc 信息、csl vmc 信息；

XA-UC-20250123-01

5. mc_frame_arbiter

实现 bist scan 模块和 frame2frame 模块的读写 frame master 仲裁，并将读数据返回到对应 master；

6. mc_timeout

实现初始化和正常访存超时监测；

7. vmc_top

实现 WL VMC 和 CSL VMC 处理；

8. bist_rescan

负责 vmc 配置完成后进行 bist 重新扫描

9. dram_init_wr

实现 dram 所有地址初始化写 0 操作

10. mc_apb_cfg

- 实现寄存器配置和 debug 信号监测；
- 实现 row 和 col 错误地址记录与配置；
- 实现 mc read data 超时记录；

1.4 mc_wrapper interface description

Table 1 mc_wrapper interface signals

Common MC IP Interface 详细说明_0701.xlsx

1.5 mc_wrapper interface timing

Figure 2 mc_wrapper interface write timing(mc interface)

XA-UC-20250123-01




Figure 3 mc_wrapper interface read timing(mc interface)




Figure 4 mc_wrapper interface write to read timing(mc interface)





Figure 5 mc_wrapper interface read to write timing(mc interface)

XA-UC-20250123-01



5. clock and reset

Clock: 共有三个时钟域，clk/apb_clk/rdrdy_n

Reset: 有两组 reset 信号，rst_n/apb_rst_n

6. array timing 寄存器配置参照

array timing 参数	实际值	寄存器默认值
trc_cfg	42.5ns	6‘d17
tras_cfg	30ns	5‘d12
trp_cfg	12.5ns	4‘d5
trcd_cfg	14.5ns	5‘d6
trtp_cfg	0ns	1‘d0
twr_cfg	15ns	4‘d6
twtr_cfg	7.5ns	3‘d3
trtw_cfg	7.5ns	4‘d3
taa_cfg	6-8ns	/

XA-UC-20250123-01