MC SPEC Reference

UniIC Confidential

1.Overview

1.1Function description

mc_wrapper 实现对 array 的读写访问和刷新控制；实现对 array 的数据容错管理；其接口完成 hub frame 到 array interface 之间的转换。

1.2 Feature list

- 实现 array write、read、refresh 控制；
- DRAM 接口频率为 400MHz，MC logic 工作频率为 800MHz，比例为 1:2；
- 支持 array 接口时序可配置，默认按照 800MHz 配置；
- DRAM 接口控制器不支持动态频率调节；
- mc 支持接收无效写 frame，只对 dram 进行 active 或 precharge 操作，不会真正进行读写；
- 支持外部输入控制动态调整刷新周期，该功能可通过 soc 寄存器控制使能与否，默认使用外部调控（不受 mc local 寄存器控制，通过 mc 接口传入控制信号和刷新周期），刷新周期共分为 5 档，分别对应 64/32/16/8/4ms ，档位 0 对应 64ms；
- 实现 array 刷新周期软件动态切换（需要配置 mc local 寄存器或 soc 寄存器控制，若当前刷新计数 cnt 小于新刷新周期，则刷新周期立即生效，否则刷新计数清 0 重新开始计数，下次刷新使用新周期计数）；

UniIC Confidential

- 实现 array 刷新地址范围动态切换，该功能允许软件配置开启或关闭，开启时使用配置范围刷新，否则按照最大地址范围刷新，默认是关闭（需要 master 参与配置起始地址寄存器和结束地址寄存器）；
- 支持 open page 与 close page 结合，软件实时配置切换，切换过程中 master 需等待，默认使用 open page 模式；
- 支持 open page 下，在接收到读请求且为帧尾时，提前 precharge，此功能可软件配置开启关闭（默认开启提前 precharge）；
- 支持 WL VMC 处理，最大 VMC row 数量为 64；
- 支持 CSL VMC 处理，最大 VMC col 数量为 2；
- 支持芯片工作过程中，不断电增量映射，需要先将该 bank 的 vmc en，mc_en 关闭，之后重新配置该 bank 的 WL/CSL 重映射相关的寄存器。但需要注意的是，该过程会导致发生错误的 bank 数据全部丢失，在重映射之后需要对该 bank 重新初始化写；
- 支持 array 读请求回数超时上报（寄存器控制超时功能使能与否，用于初始化扫描期间超时监测，包括 bist 扫描和软件扫描，正常工作期间关闭）：当读请求和回数握手计数值不为 0 就开始超时计数，若计数超过阈值还未收到回数则产生超时标志传递给 apb_cfg 模块，同时传递固定数（0x0123456789abcdef）作为读数据返回，防止出现系统挂死；（最多可记录 7 笔读请求）；
- 支持访存超时上报（正常工作过程中访存超时监测，可软件控制使能与否）：当读请求和回数握手计数值不为 0 就开始超时计数，若计数超过阈值还未收到回数则产生超时标志传递给 apb_cfg 模块，并产生超时中断上报；
- 支持 bist 测试，扫描测试 bank 通路、获取 wl vmc 信息、获取 csl

UniIC Confidential


vmc 信息；

- 支持硬件容错测试与软件容错测试两种方案；
- 支持配置 VMC 寄存器后，重新启动 bist rescan 可 pass 的特性；
- 支持 bist wl 扫描时，单 pattern 下写一次读多次，读扫描次数可配，最多进行 16 次读扫描，默认为 0 代表读 1 次；
- 支持 mc bist scan 时钟门控，通过 global bist en 控制，为 1 时钟正常工作，为 0 bist scan 和 bist rescan 模块时钟无效，其余 mc 正常通路不受控制。

1.3 Basic block diagram

UniIC Confidential

Figure 1 mc_wrapper basic block diagram



mc_wrapper 主要包含以下子模块，frame2frame、frame2array、bist_scan、mc_frame_debug、mc_frame_arbiter、mc_timeout 以及

mc_apb_cfg 模块。

1.4 mc_wrapper interface description

Table 1 mc_wrapper interface signals

Signal	Direction	Width	Description
global signals			
clk	input	1	mc clk: 800MHz
rst_n	input	1	mc reset（异步复位，同步释放）
ras_clr	input	1	现场记录寄存器/debug 寄存器/中断状态寄存器清除信号（mc clk）
mc_id_soc	input	32	soc apb bus mc id
mc_id_pe	input	32	pe apb bus mc id
global_rf_sel_en	input	1	1'b1:select global_rf_sel 1'b0:select mc_rf_cfg_sel （default：1’b0，domain：apb, SOC glb01 reg rf_glb_sel_en 配置）
global_rf_sel	input	1	1'b1:select mc_rf_period_2/start_time_2 1'b0:select mc_rf_period_1/start_time_1

UniIC Confidential

			（default：1’b0，domain：mc, SOC glb01 reg rf_glb_sel 配置）
pre_precharge	input	1	open page pre precharge enable,（default：1’b1 打开提前 precharge，domain：apb，dap_aux local soc reg pre_precharge 配置）
page_mode_switch	input	1	0:open page.1:close page（default：0，doman：apb,dap_aux local pe reg page_mode_switch 配置）
rf_range_change_en	input	1	refresh range change function enable（default close，使用最大地址范围刷新，doman：apb，dap aux local soc reg rf_range_change_en 配置）
mc_scan_timeout_en	input	1	mc 初始化扫描超时监测使能，初始化扫描包括硬件 bist 和软件扫描（default：0 关闭使能，doman：apb，dap aux local soc reg mc_scan_timeout_en 配置）
mc_bank_success	ouput	1	1’b1: bist scan success(包括 bank 无错和可修); 1’b0:bist

UniIC Confidential

			scan fail（bank 不可修）
rf_addr	input	26	refresh range，{rf_start_addr，rf_end_addr}（默认是最大地址范围，doman：APB, dap aux local soc reg rf_addr 配置）
mc_rf_start	input	1	mc refresh start（电平信号）（default：1'b0，domain：mc, SOC glb01 reg rf_glb_start 配置）
global_mc_bist_start	input	1	1'b1: start; 1'b0:finish(pulse 信号，控制 bist 扫描功能)（default：1'b0，domain：apb,SOC glb01 reg bist_mc_glb_start 配置）
global_mc_bist_en	input	1	1'b1: enable; 1'b0:disable（电平，控制 bist 时钟 gating，默认为 0）（default：1'b0，domain：apb，SOC glb01 reg bist_mc_glb_en 配置）
global_dram_init_en	input	5	bit 0：控制 dram 初始化使能（默认为 1，打开初始化使能），bit 1：global_rf_cnt_clr, 控制 rf_cnt 清除（默认为 1，高电平有效，在启动刷新之

UniIC Confidential

			前需配置为 0），domain：apb clk ， SOC glb01 reg global_dram_init_en 配置，高 3bit resvered
global_mc_rescan_start	input	1	bist rescan enable,domain：apb ， SOC glb01 reg global_mc_rescan_en 控制，W1C，default：1’b0
global_bist_clr	input	1	err_wl_cnt,err_wl 寄存器清除信号， SOC glb01 reg global_bist_clr ， W1C ，default：1’b0，domain:apb
dbg_data_store_en	input	1	enable debug function,store latest frame and data,(default:1,domain:apb)
bist_wl_scan_single_pattern_rd_num	input	4	bist rescan 扫描时，单个 pattern 读次数，最大值为 15，default：1’b0，domain：apb，即 1 个 pattern 进行 1 次读扫描（SOC glb01 reg 配置）
mc_bist_csl_vmc_en	input	1	bist csl vmc enable 信号，default：1’b1,domain：apb，（ SOC glb01 mc bist csl_vmc_en 配置）

UniIC Confidential

bist_rescan_num	input	4	rescan 扫描次数，最大值为 8，default：4'd3，即扫描 3 次（SOCglb01 reg bist rescan num 配置,demain:apb）
bist_rescan_finish	output	1	bist rescan finish flag
bist_rescan_success	output	1	bist rescan success flag
bist_pattern1	input	32	bist_pattern1（SOC glb01 reg bist_pattern0 配置）
…	…	…	…
bist_pattern63	input	32	bist_pattern63（SOC glb01 reg bist_pattern0 配置）
bist_csl_scan_num	input	7	若 bist scan csl num=3，csl scan 使用 pattern0-pattern2 扫描，默认使用 64 个 pattern 扫描（SOC glb01 reg bist_csl_scsn_num 配置）
bist_wl_scan_num	input	7	若 bist scan wl num=3，wl scan 使用 pattern0-pattern2 扫描，默认使用 64 个 pattern 扫描（SOC glb01 reg bist_wl_scsn_num 配置）
bist_finish_intr	output	1	1'b1: finish; 1'b0:not finish
mc_timeout_intr	output	1	function 下访存超时中断

UniIC Confidential

mc_tras_cfg	input	5	rcd active to precharge time(min 27ns, SOC glb01 reg mc_array_timing_cfg 配置)
mc_trp_cfg	input	4	precharge time(min 13ns, 同上)
mc_trc_cfg	input	6	active to active time(min 40ns,同上)
mc_trcd_cfg	input	5	read rcd time(min 14.5ns, 同上)
mc_trtp_cfg	input	1	rd cas rising edge to precharge time(min 0ns,同上)
mc_twr_cfg	input	3	wr cas falling edge to precharge time(min 15ns, 同上)
mc_twtr_cfg	input	3	write cas to read cas time（min 5ns,同上）
mc_trtw_cfg	input	4	read cas to write cas time（min 7.5ns,同上）
csl_err_threshold	input	5	csl_err_threshold（默认是16，SOC glb01 reg bist_csl_err_threshold 配置）
mc_timeout_th	input	32	initial scan rdata timeout threshold，SOC glb01 reg bist_timeout_threshold 配置

UniIC Confidential

mc_rf_period_sel	input	1	0:选择外部档位选择的刷新周期 1：选择 mc local 配置的刷新周期（默认为 0，domin:apb，SOC glb00 reg soc_refresh_period_local_en 配置）
rf_period	input	32	外部传入的刷新周期计数值
rf_period_up_en	input	1	rf_period 更新指示脉冲信号，dap_aux 产生后送入，domain：mc clk
mc_rf_start_sel	input	1	0：选择外部输入刷新起始时间 1：选择 mc local 配置起始时间（默认为 0，domin：apb，SOC glb00 reg soc_refresh_period_local_en 配置）
rf_start_time	input	32	外部输入刷新起始时间（由 SOC glb 寄存器配置）
mc_sys_rst_n	output	1	mc 系统复位释放信号
mc_apb_rst_n	output	1	mc apb 复位释放信号
apb soc bus			
apb_clk	input	1	apb bus clk：200MHz，与 mc_clk 无依赖关系，具体频率由 chip 决定。

UniIC Confidential

apb_rst_n	input	1	apb bus reset（异步复位，同步释放）
soc_apb_sel	input	1	apb bus select
soc_apb_enable	input	1	apb bus enable
soc_apb_write	input	1	apb bus write/read indication
soc_apb_addr	input	11	apb bus addr
soc_apb_wdata	input	32	apb bus write data
soc_apb_rdata	output	32	apb bus read data
soc_apb_pslverr	output	1	soc apb bus slave error
apb pe bus			
pe_apb_sel	input	1	apb bus select
pe_apb_enable	input	1	apb bus enable
pe_apb_write	input	1	apb bus write/read indication
pe_apb_addr	input	11	apb bus addr
pe_apb_wdata	input	32	apb bus write data
pe_apb_rdata	output	32	apb bus read data
pe_apb_pslverr	output	1	pe apb bus slave error
array interface			
bnksel_n	output	1	array bank select
gradd_n	output	13	array row addr （ 13'h0-

UniIC Confidential

			13'h1CBF，7359）
gcas_wr	output	1	array write column addr indication
gcas_rd	output	1	array read column addr indication
gcadd	output	8	array column addr （ 8'h0-8'h81,0-129）
wdl	output	256+10	array write data(256+10)，低256bit 为数据，高 10bit 为校验位
wdl_oe	output	1	array write data outpt enable
rdrdy_n	input	1	array read data sample clk
rdl	input	256+10	array read data(256+10)，低256bit 为数据，高 10bit 为校验位
mc_hub frame			
hub_frame_vld	input	1	mc_hub frame valid
hub_frame_rdy	output	1	mc_hub frame ready
hub_frame_data	input	290	mc_hub frame data
mc_bresp_vld	output	1	mc_bresp valid
mc_bresp_rdy	input	1	mc_bresp ready
mc_bresp	output	2	mc_bresp，bresp 为 2'b00,指

UniIC Confidential

			示数据接收成功
mc read data			
mc_rvalid	output	1	mc read valid
mc_rdata	output	256+10	mc read data
PHY register			
bank_radd_set_time_o	output	4	gradd setup time delay cell num
r_cas_set_time_o	output	8	gcas_rd setup time delay cell num
w_cas_set_time_o	output	8	gcas_rd setup time delay cell num
cas_wrrdy_time_o	output	8	g_wrrdy_n dly cell cfg
cadd_set_time_o	output	4	gcadd setup time dly cell cfg
monitor signal			
monitor_signals	output	100	monitor signals

1.5 mc_hub frame

mc_hub frame 位宽为 290bit，具体格式如下：

[19:0]: bank array addr, [6:0]:column addr,[19:7]:row addr

[275:20]: when write, write data; when read, meaningless

[285:276]：10bit 校验位

[286]: frame eof

UniIC Confidential

[287]: frame sof

[288]: frame read/write flag; 1: write, 0: read

[289]: frame strb flag; 1: valid, 0: invalid

hub 输入 frame 有如下 8 种类型配置：

frame_strb flag	frame_sof	frame_eof	description
1'b1	1'b1	1'b0	ACT+WR/RD
1'b1	1'b0	1'b0	WR/RD
1'b1	1'b0	1'b1	WR/RD+PRE
1'b1	1'b1	1'b1	ACT+WR/RD+PRE
1'b0	1'b1	1'b0	ACT+ fake WR
1'b0	1'b0	1'b0	fake WR
1'b0	1'b0	1'b1	PRE+ fake WR
1'b0	1'b1	1'b1	ACT+fake WR+PRE

mc_wrapper 内部根据刷新状态、open/close page 切换，会调整发送给 frame2array 模块的 frame_sof/eof 信号。hub 只需根据自身状态发送 frame_sof/frame_eof 信号，以 burst 作为切换。

UniIC Confidential