# Układy cyfrowe i systemy wbudowane 2

## Dokumentacja projektu

## Oscyloskop cyfrowy

Uczestnicy	Prowadzący	Termin zajęć
Iwo Bujkiewicz (226203)	Dr inż. Jarosław Sugier	Wtorek parzysty 15:00

## 1. Wprowadzenie

#### 1. Cel i zakres projektu

Celem projektu było zbudowanie układu cyfrowego realizującego zadanie oscyloskopu cyfrowego. W zakres prac wchodziła implementacja wyświetlania zarejestrowanego cyfrowo z określoną częstotliwością próbkowania przebiegu sygnału analogowego na podłączonym do układu monitorze VGA.

#### 2. Sprzęt

Do realizacji projektu wykorzystano mikroukład FPGA XC3S500E firmy Xilinx, zainstalowany na płycie Spartan-3E. Zestaw ten wyposażony był [1] w wyjście obrazu w standardzie VGA, przetwornik analogowo-cyfrowy z przedwzmacniaczem, a także zestaw przełączników i przycisków, które również wykorzystano.

Zewnętrznie do zestawu podłączano monitor VGA, obsługujący tryb 800x600@72Hz, oraz potencjometr, służący jako źródło sygnału analogowego do próbkowania.


#### 3. Zagadnienia teoretyczne

Zaprojektowany układ używa opisanych w [2] protokołów sterowania interfejsem VGA oraz przetwornikiem analogowocyfrowym (ADC) z przedwzmacniaczem, dostępnymi na płycie Spartan-3E. W celu ułatwienia korzystania z ADC, układ wykorzystuje moduł ADC\_Ctrl zaczerpnięty z [3]. Dodatkowo, podczas implementacji wyświetlania obrazu przez interfejs VGA, skorzystano z opisu synchronizacji sygnałów dla trybu VGA 800x600@72Hz, dostępnego w [4]. Przy tworzeniu kodu VHDL modułów projektu korzystano również w celach referencyjnych z [5] oraz [6].

### 2. Projekt

#### 1. Hierarchia

Głównym elementem projektu jest schemat połączeń logicznych.



Ryc. 2.1. Główny schemat układu

Na schemat składa się szereg modułów, odpowiadających za poszczególne funkcje podsystemowe:

- ADC\_Ctrl Moduł autorstwa dra Sugiera, ułatwiający sterowanie przetwornikiem analogowo-cyfrowym
- Sampler Moduł odpowiedzialny za pobieranie cyfrowych próbek sygnału z ADC\_Ctrl z odpowiednią częstotliwością i wpisywanie ich do pamięci
- SampleMemory Pamięć dwuportowa przechowująca próbki
- VGACt1 Kontroler interfejsu VGA, pobierający próbki z pamięci i generujący na ich podstawie punkty na ekranie

W ogólnym ujęciu praca układu wygląda następująco:

- Sampler pobiera próbki cyfrowe z ADC\_Ctrl
- SampleMemory przechowuje próbki i umożliwia ich odczyt i zapis
- VGACt1 prezentuje próbki na wyświetlaczu przez interfejs VGA

#### 2. Moduły

#### Sampler


#### Zasada działania

Zadaniem Sampler a jest pobieranie próbek sygnału wejściowego, skonwertowanych na postać cyfrową przez ADC, i zapisywanie ich w pamięci układu.

- 1. Sampler wysyła do ADC\_Ctrl impuls ADC\_Start i oczekuje na wyłączenie sygnału ADC\_Busy
- 2. Po odebraniu na wejściu ADC\_Data 14-bitowej próbki Sampler wybiera z niej 9 najstarszych bitów i zamienia reprezentowaną przez nie liczbę na przeciwną
- 3. Sampler wysyła 9-bitową próbkę do pamięci poprzez port Sample\_Data i wpisuje ją pod odpowiedni adres ustawiony na porcie Sample\_Addr , wysyłając do SampleMemory impuls Sample\_WE

#### Maszyna stanów

Cały stan modułu byłby trudny do przedstawienia na grafie automatu, jednak wyróżnić można maszynę stanów służącą do pobierania próbek z ADC.



Ryc. 2.2. Sampler - Maszyna stanów

```
    q0 - Idle - stan bezczynności
    q1 - StartSent - stan tuż po wysłaniu impulsu ADC_Start
    q2 - AwaitingSample - stan oczekiwania na otrzymanie próbki od ADC
    q3 - SampleAcquired - próbka została odczytana, przygotowywanie do zapisu w pamięci
    q4 - WriteEnableSent - stan tuż po wysłaniu impulsu Sample_WE do zapisu próbki
```

#### Definicje wejść i wyjść

```
entity Sampler is
   Port ( Clk_50MHz : in STD_LOGIC;
        ADC_Busy : in STD_LOGIC;
        ADC_Data : in STD_LOGIC_VECTOR (13 downto 0);
        Hold : in STD_LOGIC;
        Sample_WE : out STD_LOGIC := '0';
        Sample_Addr : out STD_LOGIC_VECTOR (9 downto 0) := "00000000000";
        Sample_Data : out STD_LOGIC_VECTOR (8 downto 0) := "0000000000";
        AMP_WE : out STD_LOGIC_VECTOR (7 downto 0) := "000000000";
        AMP_Data : out STD_LOGIC_VECTOR (7 downto 0) := "000000000";
        ADC_Start : out STD_LOGIC := '0';
        Debug : out STD_LOGIC := '0');
end Sampler;
```

Wyjście Debug było potrzebne do rozwiązywania problemów z modułem i nie jest już wykorzystywane.

#### Sygnały wewnętrzne

```
architecture Behavioral of Sampler is
    Type SamplerState is (Ready);
    Type ScanState is (Idle, StartSent, AwaitingSample, SampleAcquired,
WriteEnableSent);

Signal state : SamplerState := Ready;
Signal scan_state : ScanState := Idle;

Signal clock_counter : INTEGER := 0;
Signal sample_counter : INTEGER := 0;
Signal pixel_counter : INTEGER := 0;
```

W swoich wewnętrznych sygnałach Sampler przechowuje aktualny stan modułu (w aktualnej wersji zawsze Ready , gdyż nie zajmuje się inicjalizacją przedwzmacniacza ADC, jak zakładano na początku) oraz aktualny stan operacji uzyskiwania próbki. Oprócz tego, moduł posiada trzy wewnętrzne liczniki:

- clock\_counter przechowuje liczbę cykli zegara, które upłynęły od ostatniego rozpoczęcia pobierania próbki; służy to pobieraniu próbek w równych odstępach, ustalonych według częstotliwości próbkowania;
- sample\_counter przechowuje numer aktualnie pobieranej próbki; służy do określenia, pod jaki adres w pamięci należy zapisać próbkę;
- pixel\_counter służy odmierzaniu odstępów czasowych między kolejnymi odświeżeniami pionowymi VGA, aby zapobiec nadpisywaniu próbek aktualnie rysowanych na wyświetlaczu.

#### **Procesy**

```
Sample_scan : process ( Clk_50MHz ) is
begin
       (rising_edge(Clk_50MHz) and state = Ready) then
    if
        if (scan_state = Idle and clock_counter = 0 and Hold = '0') then
             ADC Start <= '1';
             scan_state <= StartSent;</pre>
        elsif (scan_state = StartSent) then
             if (ADC_Busy = '1') then
                 ADC_Start <= '0';
                 scan_state <= AwaitingSample;</pre>
             end if;
        elsif (scan_state = AwaitingSample) then
             if (ADC_Busy = '0') then
                 Sample_Data <= ADC_Data(13) & (not ADC_Data(12 downto 5));</pre>
                 Sample_Addr <= std_logic_vector(to_unsigned(sample_counter, 10));</pre>
                 scan_state <= SampleAcquired;</pre>
             end if;
        elsif (scan_state = SampleAcquired) then
             Sample_WE <= '1';
             scan_state <= WriteEnableSent;</pre>
        elsif (scan_state = WriteEnableSent) then
             Sample_WE <= '0';
             scan_state <= Idle;</pre>
        end if;
    end if;
end process;
```

Proces Sample\_scan implementuje maszynę stanów, realizującą pobieranie próbek z ADC i zapisywanie ich do SampleMemory.

```
Sample_ct : process ( Clk_50MHz ) is
begin
   if (rising_edge(Clk_50MHz) and state = Ready) then
       if (clock_counter = 0 and Hold = '0') then
            sample_counter <= sample_counter + 1;
            if (sample_counter >= 800 and pixel_counter >= 692640) then
                 sample_counter <= 0;
                end if;
        end if;
end process;</pre>
```

Sample\_ct zlicza pobierane próbki, aby określić dla każdej z nich adres w pamięci.

```
Sampling_rate_ct : process ( Clk_50MHz, clock_counter ) is
begin
   if (falling_edge(Clk_50MHz)) then
        if (clock_counter < 500000) then
            clock_counter <= clock_counter + 1;
        else
            clock_counter <= 0;
        end if;
end process;</pre>
```

Sampling\_rate\_ct odmierza równe odstępy między możliwymi włączeniami impulsu ADC\_Start, aby próbki pobierane były zgodnie z ustaloną częstotliwością próbkowania. Proces ten odmierza 500 tysięcy cykli zegara, zatem częstotliwość próbkowania wynosi 100 Hz (± odchylenie taktu zegara).

```
Pixel_ct : process ( Clk_50MHz, pixel_counter ) is
begin
   if (falling_edge(Clk_50MHz)) then
        if (pixel_counter < 692640) then
            pixel_counter <= pixel_counter + 1;
        else
            pixel_counter <= 0;
        end if;
end process;</pre>
```

Pixel\_ct odmierza czas odświeżenia pojedynczej klatki obrazu na wyświetlaczu, aby próbki mogły być zapisywane do pamięci tylko raz na odświeżenie.


#### Symulacja

W symulacji użyto dodatkowych sygnałów adc\_state oraz sample\_delay\_ct, niebędących częścią modułu.

Name	0 ms	10 ms	20 ms	30 ms	40 ms	50 ms
Clk_50mhz						
la adc_busy						
▶ <b>™</b> adc_data[13:0]	00001101100111	00000110100011	00110101000101	11000100000001	11011011010001	11111101110001
le hold						
sample_we						
sample_addr[9:0]	000000001	000000010	000000011	000000100	000000101	000000110
sample_data[8:0]	011100100	011110010	010010101	101110111	101001001	100000100
₩ amp_we	16					
▶ <b>™</b> amp_data[7:0]				00000000		
le adc_start						
To debug						
la adc_state	ready	ready	ready	ready	ready	ready
la sample_delay_ct	0	0	0	0	0	0
le clk_period				20000 ps		

Ryc. 2.3. Sampler - Symulacja

Wycinek symulacji modułu widoczny na Ryc. 2.3. przedstawia pobieranie próbek co 10 ms, czyli 100 razy na sekundę, zgodnie z częstotliwością próbkowania. Adres do zapisu próbki w pamięci jest za każdym razem inkrementowany, a zapisywana wartość jest poprawnie ustawiana na 9 najstarszych bitów liczby otrzymanej od ADC.



Ryc. 2.4. Sampler - Symulacja

Na Ryc. 2.4. widać w większym szczególe proces pobrania pojedynczej próbki. sample\_delay\_ct odmierza 36 cykli zegara, podczas których sygnał ADC\_Busy jest włączony, a Sampler oczekuje na próbkę. Gdy ją otrzyma, ustawia wartość do niej przeciwną oraz jej numer odpowiednio na wyjścia Sample\_Data i Sample\_Addr, a następnie wysyła impuls Sample\_WE.

#### SampleMemory

#### Zasada działania

SampleMemory implementuje dwuportowy RAM do przechowywania zebranych z ADC próbek.

- 1. Gdy wejście <u>Write\_Enable</u> jest wysokie, pod adres w pamięci określony sygnałem <u>Write\_Addr</u> zapisywana jest pojedyncza próbka o wartości określonej sygnałem <u>Write\_Data</u>
- 2. Na wyjście Read\_Data zawsze podawana jest wartość próbki przechowywanej pod adresem określonym przez Read\_Addr

#### Definicje wejść i wyjść

```
entity SampleMemory is
   Port ( Clk : in   STD_LOGIC;
        Write_Enable : in   STD_LOGIC;
        Write_Addr : in   STD_LOGIC_VECTOR (9 downto 0);
        Write_Data : in   STD_LOGIC_VECTOR (8 downto 0);
        Read_Addr : in   STD_LOGIC_VECTOR (9 downto 0);
        Read_Data : out   STD_LOGIC_VECTOR (8 downto 0));
end SampleMemory;
```

#### Sygnały wewnętrzne


Jedynym stanem wewnętrznym SampleMemory są zapisane próbki. Przechowywane są one w tablicy 800 elementów typu STD\_LOGIC\_VECTOR, których początkowe wartości (zera) zdefiniowane są na stałe w deklaracji sygnału.

#### **Procesy**

```
Read_write : process (Clk)
begin
  if ( rising_edge(Clk) ) then
    if (Write_Enable = '1') then
        samples(to_integer(unsigned((Write_Addr)))) <= Write_Data;
    end if;
    Read_Data <= samples(to_integer(unsigned((Read_Addr))));
  end if;
end process;</pre>
```

Jedyny proces tego modułu jest odpowiedzialny za realizację całej jego funkcjonalności - zapisywania próbek przy wysokim Write\_Enable oraz odczytywania próbek na postawie Read\_Addr.

#### Symulacja



Ryc. 2.5. SampleMemory - Symulacja

Wykres symulacji ilustruje działanie modułu. Można zauważyć odczyt próbki 001101011 spod adresu 0000110010, która została tam uprzednio zapisana.

#### **VGACtI**

#### Zasada działania

VGACtl służy do wyświetlania zapisanych próbek na zewnętrznym wyświetlaczu VGA.

- 1. VGACt1 wylicza, na podstawie wewnętrznych liczników, adres próbki do pobrania z pamięci i ustawia go na wyjściu Sample\_Addr
- 2. Od SampleMemory odbierana jest wartość próbki na wejściu Sample\_Data
- 3. Jeśli VGACtl odświeża aktualnie pixel ( Sample\_Addr , Sample\_Data ), to rysuje na wyświetlaczu biały punkt, ustawiając wyjścia VGA\_R , VGA\_G oraz VGA\_B na stan wysoki; w przeciwnym przypadku używa koloru czarnego, czyli stanu niskiego na wspomnianych wyjściach.
- VGACt1 synchronizuje wyświetlacz z układem za pomocą sygnałów vertical sync ( VGA\_VS ) i horizontal sync ( VGA\_HS ), sterowanych na podstawie wewnętrznych liczników, w taki sposób, aby wyświetlacz pracował w trybie 800x600@72Hz

#### Definicje wejść i wyjść

```
entity VGACtl is
   Port ( PixelClk_50MHz : in STD_LOGIC;
        Sample_Data : in STD_LOGIC_VECTOR (8 downto 0);
        Sample_Addr : out STD_LOGIC_VECTOR (9 downto 0) := "00000000000";
        VGA_R : out STD_LOGIC := '0';
        VGA_G : out STD_LOGIC := '0';
        VGA_B : out STD_LOGIC := '0';
        VGA_HS : out STD_LOGIC := '0';
        VGA_VS : out STD_LOGIC := '0');
end VGACtl;
```

#### Sygnaly wewnetrzne

```
architecture Behavioral of VGACtl is
   Signal vs_counter : INTEGER := 0;
   Signal hs_counter : INTEGER := 0;
```

VGACt1 przechowuje w dwóch licznikach aktualną pionową i poziomą pozycję na powierzchni wyświetlacza, aby wiedzieć, który pixel jest aktualnie rysowany oraz kiedy należy wysłać niskie impulsy synchronizujące VGA.

```
Horizontal_sync : process ( PixelClk_50MHz, hs_counter ) is
begin
   if (rising_edge(PixelClk_50MHz)) then
        if (hs_counter < -64) then
        VGA_HS <= '0';
   else
        VGA_HS <= '1';
   end if;
   end if;
end process;</pre>
```

Proces Horizontal\_sync odpowiada za wysłanie w odpowiednim momencie synchronizacji poziomej niskiego impulsu na wyjściu VGA\_HS, aby wyświetlacz rozpocząć odświeżanie kolejnej linii.

```
Vertical_sync : process ( PixelClk_50MHz, vs_counter ) is
begin
   if (rising_edge(PixelClk_50MHz)) then
        if (vs_counter < -23) then
        VGA_VS <= '0';
   else
        VGA_VS <= '1';
   end if;
   end if;
end process;</pre>
```

**Vertical\_sync** wypełnia to samo zadanie w synchronizacji pionowej, aby wyświetlacz mógł rozpocząć odświeżanie kolejnej klatki obrazu.


```
Pixel_counters : process ( PixelClk_50MHz, hs_counter ) is
begin
   if (falling_edge(PixelClk_50MHz)) then
      if (hs_counter = 855) then
            hs_counter <= -184;
            if (vs_counter = 636) then
                  vs_counter <= -29;
            else
                  vs_counter <= vs_counter + 1;
            end if;
      else
                  hs_counter <= hs_counter + 1;
      end if;
   end if;
end process;</pre>
```

Proces Pixel\_counters aktualizuje liczniki vs\_counter oraz hs\_counter, zliczając linie obrazu i pixele w liniach, uwzględniając także zakresy startowe i końcowe dla każdej klatki i linii, znajdujące się poza wyświetlanym obrazem.

```
Pixel_search : process ( vs_counter, hs_counter ) is
begin
    if (hs_counter >= 0 and hs_counter < 800) then
        Sample_Addr <= std_logic_vector(to_unsigned(hs_counter, 10));</pre>
        if (vs_counter = to_integer(unsigned(Sample_Data))) then
            VGA_R <= '1';
            VGA_G <= '1';
            VGA_B <= '1';
        else
            VGA_R <= '0';
            VGA_G <= '0';
            VGA_B <= '0';
        end if;
    else
        VGA_R <= '0';
        VGA_G <= '0';
        VGA_B <= '0';
    end if;
end process;
```

Pixel\_search odczytuje próbki z SampleMemory i porównuje ich wartości ze współrzędną aktualnie odświeżanej linii obrazu. Jeśli się zgadzają, ustawia na wyjściu koloru VGA kolor biały, w przeciwnym wypadku kolor czarny.

#### Symulacja



Ryc. 2.6. VGACtl - Symulacja

Ryc. 2.6. przedstawia okres czasu odpowiadający odświeżeniu jednej klatki obrazu. Można zaobserwować niski impuls na wyjściu VGA\_VS podczas przejścia do kolejnej klatki, a także zmiany VGA\_R, VGA\_G i VGA\_B podczas rysowania białych punktów reprezentujących próbki.

Name	100 ns	120 ns	140 ns	160 ns	180 ns	200 ns	220 ns	240 ns	260 ns	280 ns
D pixelclk_50mhz										
sample_data[8:0]	001101011	001100110	000101001	000110101	001101011	001100110	000101001	000110101	001101011	001100110
Sample_addr[9:0]	0000000101	0000000110	0000000111	0000001000	0000001001	0000001010	0000001011	0000001100	0000001101	0000001110
Vga_r										
l₀ vga_g	<u> </u>									
Ve vga_b										
le vga_hs										
Va_vga_vs										
le clk_period	<del></del>					20	000 ps			

Ryc. 2.7. VGACtl - Symulacja

Na Ryc. 2.7. można zaobserwować odczytywanie kolejnych próbek w takt zegara 50 MHz.



Ryc. 2.8. VGACtl - Symulacja

Na Ryc. 2.8. widoczne jest odświeżenie dwóch pełnych linii obrazu. Wyróżniają się niskie impulsy na wyjściu VGA\_HS oraz przerwa w odczycie próbek, gdy liczniki vs\_counter i hs\_counter wskazują na pozycje poza obrazem.

Name	L. Lancia		852,860 ns	852,880 ns	852,900 ns	852,920 ns	852,940 ns	852,960 ns	852,980 ns	853,000 ns	853,020 ns	853,040 ns
pixelclk_50mhz												
sample_data[8:0]	001101011	001100110	000101001	000110101	001101011	001100110	000101001	000110101	001101011	001100110	000101001	000110101
sample_addr[9:0]	0000000	0000000010	0000000011	000000100	0000000101	0000000110	0000000111	0000001000	0000001001	0000001010	0000001011	0000001100
Ug vga_r												
le vga_g												
la vga_b												
le vga_hs												
le vga_vs												
clk_period							20000 ps					

Ryc. 2.9. VGACtl - Symulacja

Rozświetlanie pixeli obrazu widoczne jest na Ryc. 2.9.

#### ADC\_Ctrl

Opis modułu można znaleźć w [3].

## 3. Implementacja

#### 1. Rozmiar układu

Zaprojektowany układ wykorzystuje stosunkowo niewielką część zasobów mikroukładu XC3S500E. Największe wykorzystanie zasobów można zauważyć wśród bloków wejścia/wyjścia, co spowodowane jest użyciem przez moduł ADC\_Ctrl dużej liczby portów do komunikacji z ADC.

Logic Utilization	Used	Available	Utilization
Total Number Slice Registers	262	9,312	2%
Number used as Flip Flops	252		
Number used as Latches	10		
Number of 4 input LUTs	177	9,312	1%
Number of occupied Slices	223	4,656	4%
Number of Slices containing only related logic	223	223	100%
Number of Slices containing unrelated logic	0	223	0%
Total Number of 4 input LUTs	347	9,312	3%
Number used as logic	176		
Number used as a route-thru	170		
Number used as Shift registers	1		
Number of bonded IOBs	31	232	13%
Number of IDDR2s used	1		
Number of ODDR2s used	2		
Number of RAMB16s	1	20	5%
Number of BUFGMUXs	1	24	4%
Average Fanout of Non-Clock Nets	2.62		

Poniżej widoczne są statystyki użycia różnych elementów logicznych.

- Comparators=9
  - 32-bit comparator equal=1
  - 32-bit comparator greatequal=3
  - 32-bit comparator less=5
- Counters=5
  - 32-bit up counter=5
- Latches=1
  - 10-bit latch=1
- RAMs=1
  - 800x9-bit dual-port block RAM=1
- Registers=28
  - Flip-Flops=28


#### 2. Szybkość pracy

Cały układ taktowany jest zegarem 50 MHz, czyli o okresie 20 ns. Ograniczenia synchronizacyjne układu powodują, że faktyczny okres zegara nieznacznie odbiega od idealnego i wynosi 19.944 ns.

	м	et Constraint	Check	Worst Case Slack	Best Case Achievable		
1	Yes	NET "Clk_50MHz_BUFGP/IBUFG" PERIOD = 20 ns HIGH 509	SETUP HOLD	0.028ns 0.574ns	19.944ns	0	0

#### 3. Podręcznik obsługi


Oscyloskop powinien zostać zaprogramowany na płycie Spartan-3E z mikroukładem FPGA XC3S500E.



Ryc. 3.1. Istotne elementy płyty Spartan-3E

Aby uruchomić oscyloskop, należy wykonać następujące czynności:

- 1. Podłączyć płytę Spartan-3E do odpowiedniego źródła zasilania
- 2. Podłączyć do 15-pinowego złącza VGA zewnętrzny wyświetlacz (dowolne urządzenie mogące wyświetlać obraz w rozdzielczości 800x600 z częstotliwością odświeżania pionowego 72 Hz)
- 3. Podłączyć źródło sygnału analogowego do styku VINA w bloku złącz D/A and A/D header; Napięcie sygnału będzie mierzone względem potencjału na styku GND w tym samym bloku można użyć tego styku jako wartość odniesienia dla urządzenia będącego źródłem sygnału. Dostępny jest również styk VCC3V3, przenoszący potencjał +3.3 V wzgłędem GND, który również może być wykorzystany jako wartość odniesienia.
- 4. Włączyć zasilanie płyty za pomocą przełącznika opisanego jako "Power switch"
- 5. Ustawić przełączniki, opisane jako "Switches", w pozycjach odpowiadających żądanemu wzmocnieniu sygnału wejściowego przez przedwzmacniacz ADC; Możliwe wartości wzmocnień można znaleźć w [2] (Rozdział 10. "Analog Capture Circuit", sekcja "Programmable Pre-Amplifier", ustęp "Programmable Gain"). Ustawienie przełącznika w pozycji wysokiej (1) oznacza przesunięcie go w stronę środka płyty.
- 6. Przekręcić pokrętło "Rotary Encoder" w prawo o jeden przeskok
- 7. Powtórzyć poprzedni krok, jeżeli występuje problem z obserwacją próbkowanego sygnału



Ryc. 3.2. Schemat połączenia urządzeń

#### 4. Podsumowanie

Zaprojektowany układ działa zgodnie z oczekiwaniami, jednak nie jest pozbawiony wad.

Przede wszystkim inicjalizacja przedwzmacniacza ADC realizowana jest ręcznie za pomocą pokrętła na płycie, zamiast automatycznie z poziomu układu, co znacznie utrudnia wygodne korzystanie z urządzenia. Występują też pewne niedoskonałości w kodzie modułów, które nie uniemożliwiają używania oscyloskopu, jednak mogą okazać się problematyczne w pewnych zastosowaniach.

Obecnie częstotliwość próbkowania jest ustalona na stałe wewnątrz kodu modułu <u>Sampler</u>. Dużą poprawą użyteczności oscyloskopu byłoby umożliwienie zmiany częstotliwości próbkowania za pomocą pokrętła. Moduł został do takiej zmiany wstępnie przystosowany, jednak nie posiada on odpowiedniej funkcjonalności.

W układzie zaimplementowano tzw. "Hold", czyli wstrzymanie próbkowania sygnału wejściowego w celu łatwiejszej jego analizy na wyświetlaczu. Niestety, ze względu na problemy z inicjalizacją przedwzmacniacza ADC i konieczność wyprowadzenia innych wejść na przełączniki płyty, funkcjonalność "Hold" nie jest dostępna w gotowej implementacji, co dla poprawy użyteczności oscyloskopu powinno zostać poprawione.

Autor projektu doszedł do wniosku, że gdyby od samego początku stosował w kodzie VHDL wzorzec maszyny stanów, tworzenie modułów układu zajęłoby o wiele mniej czasu.

## 5. Literatura

- Xilinx, Inc., 2013. Spartan-3E FPGA Family Data Sheet (https://www.xilinx.com/support/documentation/data\_sheets/ds312.pdf)
- 2. Xilinx, Inc., 2011. Spartan-3E FPGA Starter Kit Board User Guide (https://www.xilinx.com/support/documentation/boards\_and\_kits/ug230.pdf)
- 3. Sugier, J. *Zajęcia projektowe do przedmiotu "Układy cyfrowe i systemy wbudowane": Zestawy Digilent S3E-Starter* (http://www.zsk.iiar.pwr.edu.pl/zsk\_ftp/fpga/)
- 4. VESA Signal 800 x 600 @ 72 Hz timing (SECONS Ltd., 2008) (http://tinyvga.com/vga-timing/800x600@72Hz)
- 5. Zhang, W., 2001. *VHDL Tutorial: Learn by Example* (University of California, Riverside, 2001) (http://esd.cs.ucr.edu/labs/tutorial/)
- 6. Hilbert, S., 2013. *VHDL Type Conversion* (BitWeenie, LLC, 2013) (http://www.bitweenie.com/listings/vhdl-type-conversion/)