# Curs 05: Gestiunea memoriei

#### Sumar curs anterior

mai multe procese concurează pe procesoarele sistemului; planificatorul (parte a sistemului de operare) gestionează accesul proceselor la procesoare (trecerea în starea RUNNING); planificarea unui proces, adică înlocuirea unui proces cu altul se numește schimbare de context

schimbarea de context se poate produce:

- \* voluntar: un proces decide sau cauzează schimbarea de context
- \*\* un proces cedează de bună voie procesorul: yielding
- \*\* un proces execută o operație blocantă (de exemplu citire de la un dispozitiv care nu are încă date)
- \*\* un proces își încheie execuția
- \* nevoluntar: planificatorul sistemului de operare decide forțarea unui proces de pe procesor
- \*\* un proces a stat prea mult timp pe procesor
- \*\* apare în sistem un proces mai important

planificatoarele pot fi cooperative şi preemptive; cele cooperative nu pot preveni apariţia situaţiei de starvation

planificatorul urmăreşte două obiective conflictuale: productivitate și echitate planificatoarele preemptive folosesc cuantă de timp și prioritate pentru fiecare proces comunicarea intreprocese presupune transfer de mesaje, memorie partajată, notificare sau sincronizare

# Procese și memorie

într-un sistem de calcul modern, acțiunile sunt realizate în cadrul unui proces care abstractizează procesor, memorie, I/O

executabile încărcate în memorie: date statice, cod; apoi date dinamice în memorie memoria proceselor trebuie să fie izolată ideal procesele au câtă memorie își doresc

# Funcționarea unui sistem de calcul. Rolul memoriei

la nivel scăzut acțiunile sunt realizate de procesor prin interacțiunea cu memoria și I/O-ul, conform modelului von Neumann

+ diagramă cu modelul von Neumann procesorul preia date din memorie sau din I/O, le prelucrează, le stochează înapoi în memorie sau I/O procesorul execută instrucțiuni stocate tot în memorie ciclul de execuție al procesorului: instruction fetch, instruction decode, data fetch, execution, data writeback

+ actualizare diagramă von Neumann cu ciclul de execuție al procesorului instrucțiunile sau codul (ce e de făcut) și datele (cu ce faci) sunt reținute în memorie memoria este legată de procesor/procesoare prin magistrală (bus, uzual FSB: Front Side Bus): magistrala de date și magistrala de adrese

memoria poate fi privită ca un vector de octeți adresat prin magistrala de adrese citirea din memorie: TODO

scrierea în memorie TODO

mai multe procesoare pot concura la accesarea memorie şi genera probleme de concurență (race conditions): mai multe la cursul 9 şi la ASC

#### Internele memoriei

Ulrich Drepper - What every programmer should know about memory tipuri de memorie static vs dynamic

**RAM** 

ROM (PROM, EPROM, EEPROM)

rânduri, coloane

detalii la PM

refresh

latență, bandwidth, frecvență

diferența de viteză memorie procesor

instruction prefetch

branch prediction

speculative execution

nevoia de memorie cache

+ demo cu informații despre memoria sistemului (meminfo, /proc/cpuinfo, getconf)

## Memoria cache

reminder de la CN

viteză memorie cache

cache hit, cache miss

There are only two hard things in Computer Science: cache invalidation and naming things.

-- Phil Karlton

There are two hard things in computer science: cache invalidation, naming things, and off-by-one errors.

There are only two hard problems in computer science:

- 0) Cache invalidation
- 1) Naming things
- 5) Asynchronous callbacks
- 2) Off-by-one errors
- 3) Scope creep

## Memoria în sistemele multitasking

nevoia de izolare suficient de multă memorie pentru un proces fiecărui proces i se asociază un spațiu virtual de adrese în spate, sistemul de operare asociază adresele virtuale cu adrese efective memoria virtuală e o convenție, memoria fizică reține datele efective avantaje memorie virtuală: separație între procese, impresia că fiecare proces are tot spațiul disponibil pentru sine, nu e nevoie să știi ce adrese fizice vei folosi dezavantaje memorie virtuală: overhead de calcul a adresei fizice din adresa virtuală la fiecare acces

# Spaţiul virtual de adrese al unui proces

unic fiecărui proces

asigură separație între procese

sistemul de operare face asocierea între memoria virtuală (a fiecărui proces) și memoria fizică: există o tabelă de asociere pentru fiecare procese

+ diagramă cu adresă virtuală -> tabelă de asociere -> adresă fizică spaţiul virtual de adrese ocupa 2^32 octeţi (4GB) pe un sistem pe 32 de biţi cuprinde zone: text (cod), rodata, data (date iniţializate), bss (date neiniţializate), heap, biblioteci (cu subzone: text, rodata, data, bss), stivă

în mod uzual partea superioadă din spațiul de adrese al fiecărui proces este rezervată sistemului de operare

+ diagramă cu spațiul virtual de adrese

memoria sistemului de operare este mapată în partea finală a spațiului virtual de adrese al tuturor proceselor

pe Linux spaţiul (3GB, 4GB) este rezervat sistemului de operare (0xc0000000-0xffffffff): este inaccesibil din user mode (spunem că avem split 3/1); pe Windows 32bit avem split 2/2

+ demo cu urmărirea spaţiului de adrese al unui proces (pmap)

Ce se întămplă dacă avem mai mult spațiu virtual pentru un proces decât spațiu fizic? Nu vom putea folosi spațiul virtual complet, sau vom folosi spațiul de swap, sau vom partaja memorie fizică.

Ce se întâmplă dacă avem mai mult spațiu fizic decât spațiu virtual (de exemplu rularea de procese legacy 32 de biți pe un sistem pe 64 de biți)? Mai multe procese pot ocupa întreg spațiul fizic.

x86: 32 biţi pentru adrese virtuale, 32 de biţi pentru adrese fizice (maxim RAM accesibil 2^32 = 4GB)

x86\_64 (curent, 2019): 48 de biţi folosiţi pentru adrese virtuale (plan pentru 57 de biţi), 46 sau 52 de biţi pentru adrese fizice (maxim RAM accesibil: 2^46 = 64 TB) https://simonis.github.io/Memory/,

https://en.wikipedia.org/wiki/X86-64#Virtual address space details

# Compartimentarea spaţiului virtual de adrese. Segmentare

pentru asocierea spaţiului virtual cu spaţiul fizic, prima opţiune este să asociem tot spaţiul virtual (4GB) la o parte fizică, alt spaţiu virtual (4GB) la altă parte fizică probleme: avem nevoie de 8GB RAM pentru doar două procese; multe zone din spaţiul virtual nu sunt folosite

alternativa: segmentare: compartimentarea spaţiului virtual de adrese în zone (precum text, heap, stivă) şi asocierea fiecărei zone la spaţiul fizic

+ diagramă cu segmentare

implementarea segmentării: tabela de segmentare, selector de segment adresa virtuală este compusă din selectorul de segment şi offset-ul în cadrul segmentului (în notația CS:EIP, CS e selectorul de segment, code segment; EIP e adresa/offset-ul în cadrul segmentului); selectorul extrage adresa fizică asociată segmentului şi adună offsetul, rezultă adresa fizică efectivă

+ diagramă pentru calculul adresei fizice

segmentarea este un concept mai vechi care este acum depăşit de paginare; are sens sa vorbim de segmentare pentru a vedea evoluția compartimentării memorie și pentru cazurile în care, pe arhitectura x86, veți întâlni precizări legate de segmentare segmentation fault (SIGSEGV - Signal Segment Violation): acces dincolo de limita unui segment al procesului

avantaj: asociem doar ce este nevoie

dezavantaj: fragmentare externă: este dificil să găsim loc (potrivit) pentru un nou segment fizic

segmentarea e o soluție legacy, mai are unele relicve pe sistemele x86 soluție: folosirea paginării

## **Paginare**

soluţia folosită curent în sisteme moderne ce folosesc memorie virtuală compartimentarea spaţiului virtual al fiecărui proces şi al spaţiului fizic al sistemului în componente de dimensiune fixă, numite pagini: pagini virtuale (pages) şi pagini fizice (frames)

în mod uzual, paginile au 4KB

pe un sistem pe 32 de biţi, un proces are spaţiu virtual de 4GB şi are deci, 4GB/4KB = 2^20 pagini virtuale

o tabelă de asociere, tabela de pagini (page table), face asocierea între pagini virtuale (pages) şi pagini fizice (frames)

asocierea se mai numește mapare/mapping

+ diagramă de sus cu proces, spațiu virtual de adrese, pagini virtuale, tabelă de pagini, pagini fizice

translatarea de adrese este folosirea tabelei de pagini pentru a calcula o adresă fizică dintr-o adresă virtuală

avantaj folosire paginare: nu mai avem fragmentare externă; găsim un loc pentru o pagină şi o alocăm acolo; paginile fizice corespunzătoare unui proces vor fi împrăştiate în memoria fizică

dezavantaj: poate apărea fragmentare internă: alocăm o pagină (4KB) și folosim doar câțiva octeți; spațiu ocupat de tabela de pagini

+ demo cu granularitatea alocării (multiplu de pagină prin apel de sistem)

## Tabela de pagini

conține 2^20 intrări pe un sistem pe 32 de biți

este indexată cu adresa paginii virtuale și conține adresa paginii fizice

o adresă virtuală este cuprinsă din: adresă de pagină virtuală (20 de biţi) + offset în pagină (12 biţi): 2^12 = 4KB, cât cuprinde o pagină

o adresă virtuală este cuprinsă din: adresă de pagină fizică (20 de biţi) + offset în pagină (12 biţi)

+ diagramă cu translatarea de adrese din adresa virtuală în adresa fizică folosind tabela de pagini

responsabilitatea translatării aparține unei componente hardware de pe procesor: MMU (Memory Management Unit)

fiecare intrare în tabela de pagini se numește page table entry (PTE)

bitul valid/invalid din PTE precizează dacă o pagină este validă; dacă nu, rezultă în excepţie de acces la memorie (page fault)

în PTE apar precizări despre tipul de operații permise (read-only, read-write)

există o tabelă de pagini per proces, reţinută în memoria fizică

un registru dedicat reține adresa tabelei de pagini în memorie pentru procesul curent: PTBR (Page Table Base Register), cr3 pe x86, TTBR pe ARM neajunsuri ale tabelei de pagini:

- \* este stocată în memorie, ocupă spaţiu: soluţie: tabelă de pagini ierarhică
- \* este nevoie de accesarea tabelei de pagini pentru fiecare operație cu memoria: soluție: TLB

## Tabelă de pagini ierarhică

sau paginare multi-nivel

în forma implicită a adresei virtuale: 20 de biți pentru adresa paginii (PTE index) și 12 biți pentru offset: 2^20 intrări

tabelă de pagini ierarhică: 10 biţi (page directory index), 10 biţi (PTE index), 12 biţi offset o intrare în page directory referă o structură page table (cu 2^10 intrări), o intrare în tpage table are 2^10 intrări şi conţine adrese de pagini fizice

mai multe niveluri (4-5) pentru sistemele pe 64 de biţi

+ diagramă cu tabela de pagini ierarhică

dacă o zonă lipseşte, intrarea în page directory este nevalidă și nu referă page table avantaj: spațiu redus

dezavantaj: mai mult overhead de translatare

#### **TLB**

**Translation Lookaside Buffers** 

o operație cu memoria înseamnă un acces la tabela de pagini (în memoria fizică) pentru extragerea mapării și apoi un acces la memoria efectivă pentru extragerea informației (2 accese)

pentru a reduce overhead-ul, TLB reține cele mai recent accesate intrări în tabela de pagini; este un cache

are 128-256 intrări cu cele mai recente mapări

cu un "hit rate" bun se reduce timpul de translatare

- + diagramă cu folosirea TLB pentru translatarea de adrese
- + demo cu informații despre TLB

când are loc TLB flush? la address space switch (context switch)

după address space switch TLB este repopulat pe măsură ce sunt accesate noi pagini de ce se mapează sistemul de operare în spațiul virtual de adrese al fiecărui proces și nu i se asociează un spațiu virtual de adrese separat? la apel de sistem și întoarcerea din apel de sistem nu este nevoie de schimbarea spațiului de adrese și deci, de TLB flush TLB flush e soluția cea mai simplă

procesoarele moderne oferă precizarea unui identificator de spațiul de adresă (Address Space ID, ASID, pe ARM sau Process-Context ID, PCID, pe x86) pentru flush selectiv la nivelul TLB-ului când are loc un address space switch

continuăm la cursul următor cu detalii despre memoria virtuală: demand paging, swapping, shared memory, file mapping, page replacement, thrashing

### Sumar

memoria este folosită pentru a reține cod/instrucțiuni și date folosite de procesor memoria fizică (RAM) este mai înceată decât procesorului: folosim memorie cache pentru izolare și utilizare facilă folosim memorie virtuală

fiecare proces are asociat un spaţiu virtual de adrese compus din zone sistemul de operare asociază/mapează spaţiul virtual de adrese al fiecărui proces la spaţiul fizic (memorie RAM)

o formă veche de translatare era segmentarea

forma curentă este paginarea: împărțirea spațiului virtual și a spațiului fizic în pagini tabela de pagini face asocierea între pagini virtuale (pages) și pagini fizice (frames) translatarea este realizată de o componentă hardware (de pe procesor) numită MMU (Memory Management Unit)

tabela de pagini este reţinută în memorie şi este: mare (ocupă spaţiu) şi înceată (accesarea tabelei de pagini înseamnă acces la memorie)

PTBR (Page Table Base Register) reţine adresa în memorie a tabelei de pagini pentru procesul curent

tabela de pagini ierarhică combate dezavantajul spaţiului ocupat în memorie de tabela de pagini clasică (neierarhică)

TLB (Translation Lookaside Buffers) combate dezavantajul overhead-ului de translatare (nevoie de acces la memorie)

este nevoie de TLB flush la address space switch, când se schimbă tabelele de pagini