



CURS 11



Acest chip funcționează pe 8 niveluri de întreruperi
 $IRQ_0, \dots, IRQ_7 \rightarrow$ către interfețele de intrare/ieșire
 $INTR \rightarrow$ către microprocesor

Dacă se primește o întrerupere în mijlocul unei instrucțiuni, μP o să răspundă de abia la finalul instrucțiunii curente cu interrupt Acknowledge (dialog asincron).




← Doar dacă avem Enable Interrupt, altfel nu luăm în considerare întreruperea.


La primirea unei întreruperi, μP trebuie să știe de la ce nivel a primit întreruperea \Rightarrow și furnizează un vector de întrerupere.

În memoria RAM există anumite celule numite celule capecame. Acestea identifică adresa unei rutine de tratare a unei întreruperi.

prin furnizarea întreprerii ca intrare.




Există posibilitatea ca 8 întrepreri să nu fie suficiente, așa că vom încerca să furnizăm o organizare ierarhică: în spatele fiecărei întrepreri vom pune un sistem de întrepreri.




$\overline{SP/EN}$ este folosit pentru a ști dacă e slave sau master.

Se stabilesc priorități pentru fiecare nivel de întreprere astfel încât să putem alege ce întreprere tratăm dacă apar mai multe în același timp ($IRQ_0 \rightarrow$ cea mai mare prioritate, $IRQ_7 \rightarrow$ cea mai mică prioritate).

Putem bloca anumite întrepreri (permitem doar o parte din ele), vom masca acele întrepreri.






Când se primește o întrerupere, aceasta se memorează și se tratează la terminarea instrucțiunii curente în funcție de prioritate.



Cel mai defavorabil caz: IRQ_7 e întrerupt de IRQ_6 , IRQ_6 e întrerupt de IRQ_5 etc.

Implementarea circuitului de prioritate:





La primirea unei NMI, înainte de a se executa BIOS-ul trebuie să inițializeze adresa RTI. (se folosește o amânare a întreruperii până se inițializează adresa RTI)

