



KARBITRU

- Este unitatea de arbitraj între μP și DMA



necesară pentru ca celălalt să poată să termine

CICLU INSTRUCTIUNE = citire + interpretare + executare

Întreținerarea pe magistrală se va face la nivelul ciclului maxim



⇒ se dă prioritate DMA-ului (la finalul ciclului maxim curent al μP)

$\mu P \rightarrow 2,8 - 3 \text{ G}$

DMA \rightarrow mai lent de ~ 1000 ori decât μP ; lucrează la nivelul perifericelor

Când lucrează DMA-ul ce se întâmplă cu μP ?


1. dacă μP lucrează în modul MIN, ne putem folosi de semnalele HOLD și HOLD ACKNOWLEDGE. (se dezactivează datele, adresele și memoriile)

→ dar bufferele încă rămân activate și nu e corect



⇒ 2. este mai simplu să intre într-o stare de așteptare când începe DMA-ul activitate și să iși revină activitatea când termină DMA-ul.

⇒ Trebuie să pregătim semnalul READY pentru μP în T_3

Un ciclu μP este echivalent cu un ciclu DMA.




CICLU MAȘINĂ μP



Rețeauă conectată prin DMA (periferic)

DMA cere date și perifericul furnizează aceste date. DMA cere voie de la KARB și acesta verifică dacă poate

CICLU MAȘINĂ DMA



DRQI
↑ perifericul nu are nimic de transferat

ciclu mașină nu începe până când nu se termină execuția ciclului mașină curent

DMA lucrează în 2 moduri → sunt de același tip

→ din acest motiv avem tranzițiile

$S_4 \rightarrow S_i$ și $S_4 \rightarrow S_1$
sunt de același tip


REQ → nu poate fi anulat până nu e executat

DMARQ → DMA cere voie de la K_{AB} înainte să execute

DMAACK → primeste acceptul de la K_{AB} și de aici acum începe

refolă → dacă avem de transferat un bloc de date, nu transmitem doar un caracter, ci tot blocul (în mai multi cicli), pentru a profita că am prins procesorul

fiert de date → se transferă un singur caracter și se eliberează procesorul. Dacă mai am alte date de transmis, trebuie să încerc să fur încă un ciclu





LOCK e folosit pentru a spune dacă cicli sunt indivizibili

$\bar{S}_2, \bar{S}_1, \bar{S}_0$ sunt folosite pentru a spune când s-a terminat ciclul maxim curent. ($\bar{S}_2=1, \bar{S}_1=1, \bar{S}_0=1$)

Identificare cerere DMA și luare în considerare la ng. CM_{MP}


Sincronizare cu CM curent



↑ simulează stările din ciclul maxim

Prin acest deplasator vom propaga 0 pentru μP și 1 pentru DMA.
 \Rightarrow ușor de aflat starea în care ne află μP și DMA.

Identificare



$$Q = \begin{cases} 0, & \mu P \\ 1, & DMA \end{cases}$$

Cât timp DMA0 este 0 (nu e nevoie de DMA), Q va fi 0.
 Dacă DMA0 este 1, bistabilul trece automat pe 1.

Acesta nu se uită în exteriorul lui, dar ar trebui ca cererea să fie luată în considerare la finalul $EM_{\mu P}$.

\Downarrow

Avem nevoie să verificăm 2 condiții:

1. \overline{LOCK} (nu există ciclu indivizibil)
2. $\overline{S_2} = 1, \overline{S_1} = 1, \overline{S_0} = 1$ (sfârșitul $EM_{\mu P}$)

Dacă aceste condiții sunt adevărate, cererea este luată în considerare

