


BIU = Bus Interface Unit

EU = Execution Unit



Avem nevoie de un mecanism a.î. dispozitivele din jurul μP să lucreze în același timp cu el (să aibă aceeași frecv.) pt. a se putea realiza comunicarea dintre ele.



* NICIODATĂ N-A FOST SĂ NU FIE CUMVA.

Componentele cu care dialoghează μP în afară:

- adrese
- date
- magistrala de comenzi (scriere/citire în/din mem.)
- stare (starea echipamentului resp. - gata (ready) sau nu)

Procesorul are 2 moduri de funcț.

- minim - scotea toate semnalele ^{de bază} necesare conectării cu exteriorul
- maxim - se poate adăuga un coprocessor matematic sau alte coprocesoare pt. a împărți task-urile



• Procesorul este anuntat de modul în care va lucra (min/max) cu

ajutorul unei rezistențe sau masa (1/0).

• Pentru că n. de pini nu era suficient (erau 40 de pini, iar proc. au nevoie de mai mult), s-a folosit aceeași mag. pt. date și adr. (la un mom. dat se transm. date, apoi adr.)

• Pt. citire, trebuie ca procesorul să aibă un semnal prin care specifică de unde vrea să citească (mem. / std. input output)

• Avem nevoie de o leg. cu întreruperile a.î. atunci când primește inf. din ext. să le proceseze, apoi să își continue treaba (INTR)

• Intenruperile \overline{INTR} = intenruperi masabile. Adica procesul poate refusa sa accepte intenruperile prin disable interrupt. De asemenea, acest refuz poate fi selectiv (anumite intenruperi sunt ignorate) prin enable interrupt (accept tot sau unele).

Intenruperile nemasabile sunt intenruperile care pot fi refuzate. Acest lucru este necesar deoarece 3 situatii de urgenta (caderea tensiunii de alimentare => sarcina de alim. va fi preluata de UPS; daca caderea dureaza mai mult decat poate duce UPS-ul, pica tot => se pierd toate datele) in care sunt generate intenruperi speciale (nemasabile) de catre UPS, iar procesul trimite semnale ptr. salvarea tuturor datelor (se comporta ca si la shutdown). => semnalul \overline{NMI} (non masca - - -)

• \overline{DEV} = semnalul care se spune ca datele sunt stabile si pot fi scrise
• Trebuie sa il aruntem pe cel din ext. ca vreau sa transmit/preiau date => semnalele DT sau R

• Cand avem intenruperi + enable interrupt in timpul unei instructii, terminam instr. curenta apoi se uita μP la intenruperi. Cand s-a terminat instr. curenta, se transmite semnalul \overline{INTA} = Interrupt Acknowledge

• Daca DMA si procesul vor sa acceseze in acelasi timp mem., se

Data Memory Access??
perifericele pun date
in mem prin inter. lui

floreste un semnal \overline{HOLD} si \overline{HOLDA} ptr. a intarzia procesul.

• \overline{TEST} = μP este rugat de cineva din afara sa astepte

! Negarea la unele semnale este necesara ptr. ca daca apar intenruperi ele nu vor fi considerate instructii. I-a stabilit prin conventie ca toate semnalele de comanda sa fie active pe 0.

MAX


• $\overline{S_0}, \overline{S_1}, \overline{S_2}$ = se va codifica ciclul urmator curent
• Daca vreau sa lucrez cu inca un procesor, trebuie implementat un semnal ptr. a dirija accesul la memorie => \overline{LOCK}
• Avem nevoie de RQ (request), GT (0:1) prin care putem face sincronizarea la nivel de stare cu un coprocesor matematic sau un procesor IO.
Coprocesor = unitate de procesare care executa instructii pe cont propriu (isi ia singur operanzii, nu ii asteapta de la proc.) => are interpretor de instructii

• Q5_{1:0} = semnal prin care se anuntă starea stivei?


Organizarea spațiului:

adr. $\begin{cases} M \\ I/E \end{cases}$

Organizarea memoriei:



• \overline{BHE} (Byte High Enable) = spune procesorul care din ext. dim. datelor pe care se așteaptă să le primească




\overline{BHE}	A_0	
0	0	16 biti (se lucrează pe 16 biti: D8:15, D0:7)
0	1	8 biti (D8:15)
1	0	8 biti (D0:7)
1	1	X

NECESAR LA PROIECTAREA MEMORIEI

În memorie vor avea niște celule rezervate:


- primul K va fi rezervat ptr. sistemul de operare + tabela de întreruperi
- ultimele 16 celule rezervate ptr. BIOS ~~pentru sistem de operare~~



Sistemul de intrare/ieșire:

- porturile cu adr. pară trebuie să pună $D_{0:7}$, iar cele cu adr. impară $D_{8:15}$

Pentru decodificarea $\overline{S_2}, \overline{S_1}, \overline{S_0}$ avem nevoie de un mecanism:



- 000 - Interrupt Acknowledge
- 001 - citire port I/E $\Rightarrow \overline{IOR}$
- 010 - \overline{IOW} - scriere port I/E
- 011 - HALT
- 100 - citire instr. (fetch)
- 101 - citire din mem. $\Rightarrow \overline{MEMR}$
- 110 - scriere mem $\Rightarrow \overline{MEMW}$
- 111 - nu este absoat (folosit ptr. a arăta că s-a terminat ciclul maximă curent)

Ciclul instrucțiune = citire, interpretare, execuție instrucțiune (CM)

1. citire instr. (ex. ADD)
 2. citește primul și al doilea operand
 3. fac adunarea
 4. pun rezultatul în mem.
- toate sunt cicluri maxime (CM)

$$C_i = \sum_i CM_i$$

Ciclul maximă este format din mai multe stări (T): $CM_i = \sum_j T_j$

T_j = stare = perioadă de timp a echipamentului.

In: • T_1 = are loc op. de început de ciclu în care se comunică adrese și stări pe magistrala AD

• T_2 = încerc să comut magistrala AD ptr. că o dată am dat adrese, iar acum vreau să fac read?

• T_3 = ai trebui luate datele, însă trebuie să mă asigur că sunt gata \Rightarrow verific READY (0 = nu sunt gata, 1 = sunt gata)

= dacă READY = 1 \Rightarrow trec în T_4 (adică cel din afară a putut răsp. la comanda read/write)

= dacă READY = 0 \Rightarrow intru într-o stare de așteptare (T_w)

