## Yıldız Teknik Üniversitesi Bilgisayar Mühendisliği Lojik Devre Laboratuvarı Deney Föyü

## Laboratuvar Çalışma Düzeni

### Genel Bilgiler

- > Deney grubu, tarih ve saat ilgili laboratuvara sorumlusu tarafından ilan edilecektir.
- Deneylerde %80 devam şartı vardır. Mazeretsiz 2 deneye gelmeyen öğrenci laboratuvardan kalır.
- Laboratuvardan kalmak dersten kalmayı gerektirmez.
- Laboratuvarın derse katkısı %20 dir.
- Deneyler ödev ve uygulama olarak ikiye ayrılmıştır ve puan yüzdeleri eşittir (%50). Ödevler deney sırasında, oturma düzenine göre kontrol edilecektir.
- Deneyler ve ödevler bireysel olarak yapılacaktır. Her öğrenciye sadece 1 ödev ve 1 laboratuvar sorusu verilecektir. Hangi öğrenciye hangi sorunun geleceği rastgele belirlenecektir.
- > Ödev soruları deneylerden en az bir hafta önce, laboratuvar soruları ise deney sırasında verilecektir.
- > Deney süresi bir saattir.
- Her bir deney grubunun sorumlu asistanı bellidir. Laboratuvar ile ilgili problemlerinizde grubunuzun sorumlu asistanları ile görüşebilirsiniz.
- > Öğrenci ödev cevaplarının simülasyon ortamında çalıştığını ispatlamak zorundadır.
- > Ödevler Logicworks programı ile yapılacaktır. Kurulum dosyaları laboratuvar sorumlusunun sayfasında verilecektir.
- > Öğrencinin ihtiyaç duyacağı bütün anlatımlar önceden yapılmış ve yayınlanmıştır.
- Öğrencilerin, laboratuvara gelmeden önce,
  - ✓ Entegre tanıtım videolarını ve diğer videoları incelemiş olmaları,
  - ✓ Verilen ödev sorusunu teorik ve simülasyon çözümlerini yapmaları,
  - ✓ laboratuvara uygulaması için gerekli ön çalışmayı yapmış olmaları,
  - ✓ föyde yazılı olan malzeme listesindeki malzemeleri satın almış olmaları ve
  - ✓ Deneyde kullanılacak entegrelerin "datasheet"leri **araştırarak**, nasıl çalıştıklarını öğrenmeleri gerekmektedir.

#### Kurallar

- Deneyler, öğrenciye pratik ve teorik bilgilerin verilmesinin yanında çalışma disiplini elde etmesi içinde önemlidir. Puanlamanın bir kısmı da bu çalışma disiplini ile alakalı kısımdır.
- > Deneyde öğrenci soru sormayacaktır, ihtiyacı olduğu bütün bilgiler önceden verilmiştir.
- ➤ Kişiler kendi aralarında konuşamaz, birbirlerinden yardım isteyemez. Her uyarı -10 puandır.
- 2 deneye gelmeyen öğrenci laboratuvardan sıfır alır.
- Dğrenci çalıştığı ortamı temiz bırakmak zorundadır. Dağınık bırakılan her masa -10 puandır.
- Öğrenci malzemesi eksik olarak deneye gelemez, eksik malzemeyi arkadaşlarından temin edemez.
- > Deney notları, o hafta deneylerin bitiminden sonra laboratuvar sorumlusu tarafından ilan edilir.
- > Ödevlerde kopya tespit edilirse öğrenci -50 puan alacaktır.
- > Ödevlerde öğrenci yaptığı devreyi açıklayamazsa duruma göre puan kırılacaktır.
- Bu kurallar öğrenciye çalışma disiplini sağlamak içindir. Bu hangi mesleği seçerseniz seçin sizin için deneylerin içeriğinden daha önemli bir konudur. Eğer öğrenci bu disiplini öğrenip uygulayabilir hale gelirse kurallar esneyebilir.

## Temel Bilgiler

Lojik devreler anlatım videolarına aşağıdaki linklerden erişilebilir:


https://www.youtube.com/user/ytudonanim

Öğrenci her deneyden önce o deney için kullanılacak entegrenin tanıtım videosunu izlemelidir.

İhtiyaç duyabileceğiniz yazılı anlatımlar aşağıdadır.

Deneylerde devreler delikli çalışma panolarında (breadboard) gerçekleştirilecektir. Breadboard'a ilişkin görünüm ve içten kısa devre olan düğümler aşağıdaki şekil ile özetlenmiştir. Dış taraftaki 2'li yolların devrede 5V ve GND dağıtımı için kullanılması uygundur. İç kısımdaki 5'li terminal düğümler ise lojik entegrelerin yerleştirilmesi için uygundur.






Örneğin F=(A'.B')' fonksiyonunu ele alacak olursak F fonksiyonu 2 NOT ve 1 NAND kapısı ile gerçekleştirilebilir. Devreye ilişkin girişler için **8'li lojik anahtarlardan** istenen ikisi kullanılabilir. Çıkış için ise yine gösterge LED'lerden istenen kullanılabilir.

Deney seti üzerindeki sabit 5V ve GND düğümlerinden ilgili gerilimler breadboard üzerine teller ile taşınarak istenen devre aşağıdaki şekilde kurulmalıdır. Dikkat edilecek nokta lojik entegrelerin her bir bacağının farklı bir düğüme denk getirilmesidir.

Entegre bacak numaralandırılması entegre üzerindeki çentiğin solu 1 olacak şekilde saat yönünün tersine artan düzende yapılır. Deney sırasında devreye eklenen her bir kapı için çıktı kontrolü yapılarak (kapı çıkışı LED'e bağlanarak) ilerlenmesi hatasız devre kurulum açısından önemlidir ayrıca hatalı sonuç oluşmuşsa önceki kapılara doğru gelerek adım adım hata ayıklaması yapılmalıdır.



Entegreler ve entegre aileleri için Entegre Nedir.pdf dosyasını inceleyebilirsiniz.

## Deney Konuları

#### 1. Deney

Doğruluk tablosundan min veya max termler cinsinden fonksiyon yazabilme.

#### 2. Deney

Kombinasyonel lojik devre sentezi. (3 giriş, 2 çıkış)

Kaynak: "Digital Design", 4. baskı, M., M. Mano, M., D. Ciletti, Bölümler: (4.2) "Combinational Circuits", (4.3) "Analysis Procedure", (4.4) "Design Procedure",

#### 3. Deney

Mux ile 4 girişli lojik fonksiyon gerçekleştirme

Kaynak: "Digital Design", 4. baskı, M., M. Mano, M., D. Ciletti, Bölümler: (4.11) "Multiplexers"

#### 4. Deney

Senkron ardışıl lojik devre sentezi. (en az üç durumlu)

Kaynak: "Digital Design", 4. baskı, M., M. Mano, M., D. Ciletti, Bölümler: (5.5) "Analysis of Clocked Sequential Circuits", (5.8) "Design Procedure"

#### 5. Deney

D FF ile shift register gerçeklenmesi

Kaynak: "Digital Design", 4. baskı, M., M. Mano, M., D. Ciletti, Bölümler: (5.8) "Design Procedure"

### Malzeme Listesi

- 7400 \*3 (4-2 in NAND)
- 7402 \*3 (4-2 in NOR)
- 7404 \*3 (6 inverter)
- 7410 \*3 (3-3 in NAND)
- 7420 \*3 (2-4 in NAND)
- 7427 \*3 (3-3 in NOR)
- 7432 \*3 (4-2 in OR)
- 7408 \*3 (4-2 in AND)
- 7474 \*3 (2 D flip flop)
- 7483 \*3 (4-bit binary adder)
- 7486 \*3 (4-2 in XOR)
- 74112 \*3 (4 JK flip flop)
- 74139 \*3 (2-2 4 decoder)
- 74153 \*3 (2-4\*1 mux)
- 74158 \*3 (4-2\*1 mux)
- 74163 \*3 (4-bit counter)
- 74194 \*3 (4-bit bidirectional shift register)
- Yan keski
- Penset
- En az 3 metre tek damar kablo (0.5mm kalınlığında) (zil teli deney için uygun değildir)

#### Malzemeler

Karaköy elektronikçiler çarşısı ya da Selanik pasajı,

Perpa,

Kadıköy Yazıcıoğlu iş hanı

Temin edilebilir.

## 7400 İki girişli 4 NAND kapısı - Quad 2-input NAND gate Sembol Doğruluk Tablosu В Α Q 0 0 1 A o-B 0-0 1 1 2 girişli NAND kapısı 1 0 1 Q, A VE B'nin DEĞİLİ'dir. Mantıksal İfade $Q = \overline{A.B}$ Pin Diyagramı В4 Vcc A4 A3 ВЗ Q3 Q413 12 11 10 9 Α1 В1 Q1 Α2 B2 Q2


## 7402 İki girişli 4 NOR kapısı – Quad 2-input NOR gate




Sembol	Doğruluk Tablosu				
	В	А	Q		
A O Q	0	0	1		
B <sub>0</sub> Q	0	1	0		
2 girişli NOR kapısı	1	0	0		
	1	1	0		
			V		

### Mantıksal İfade $Q = \overline{A+B}$

Q, A VEYA B'nin DEĞİLİ'dir.




## **7404** Altı adet çevirici – Hex inverter Doğruluk Tablosu Sembol Q 0 1 1 0 Çevirici Q, A'nın tersidir. Mantıksal İfade $Q = not A \text{ or } \overline{A}$ Pin Diyagramı Vcc A6 **A**5 Q6Q5 Α4 $\mathbb{Q}4$ 13 12 Α1 Q1 A2 Q2 **A3** Q3 GND



# **7410**Üç girişli 3 NAND kapısı - Triple 3-input NAND gate




Sembol		Doğruluk	Tablosu		
	С	В	А	Q	
A 0	0	0	0	1	
	0	0	1	1	
	0	1	0	1	
B O Q	0	1	1	1	
3 girişli NAND kapısı	1	0	0	1	
	1	0	1	1	
	1	1	0	1	
	1	1	1	0	
Mantıksal İfade Q = <del>A.B.C</del>	Q, A VE B VE C'nin DEĞİL'idir.				



## 7420 Dört girişli 2 NAND kapısı – Dual 4-input NAND gate




Sembol	Doğruluk Tablosu						
A O Q B O Q C O D O A girişli NAND kapısı	А	В	С	D	Q		
	X	X	X	0	1		
	Х	X	0	X	1		
	Х	0	Х	Х	1		
	0	Х	Х	Х	1		
	1	1	1	1	0		
Mantıksal İfade Q = A.B.C.D	Q, A VE B VE C VE D'nin DEĞİL'idir.			dir.			



## **7427** Üç girişli 3 NOR kapısı - Triple 3-input NOR gate




Sembol	Doğruluk Tablosu					
	А	В	С	Q		
A	0	0	0	1		
	0	0	1	0		
	0	1	0	0		
A O Q	0	1	1	0		
3 girişli NOR kapısı	1	0	0	0		
	1	0	1	0		
	1	1	0	0		
	1	1	1	0		
Mantıksal İfade Q = A+B+C	Q, A VEYA B VEYA C'nin DEĞİL'idir.					



## 7432 İki girişli 4 OR kapısı - Quad 2-input OR gatee




Sembol	Doğ	jruluk Tabl	osu		
	А	В	Q		
Ao	0	0	0		
B O Q	0	1	1		
2 girişli OR kapısı	1	0	1		
	1	1	1		
Mantıksal İfade Q = A+B	A+B Q, A VEYA B'dir.				



## 7474 D Tipi Flip-Flop



Sembol	Doğruluk Tablosu								
	PR	CLR	Clk	D	Q	Q	Açıklama		
	0	1	Х	Х	1	0	İlk değer olarak 1 oluşturulur.		
D-type Q	1	0	Х	Х	0	1	İlk değer olarak 0 oluşturulur.		
D tipi flip-flop	0	0	Х	Х	1	1	İlk değer için ayar modu.		
	1	1	↓ » 0	Х	Q(t-1)	\( \overline{Q}(t-1) \)	Bellekte değişim yok		
	1	1	↑ » 1	0	0	1	Reset Q » 0		
	1	1	↑ » 1	1	1	0	Set Q » 1		




## 7483

## 4-bit binary tam toplayıcı – 4-bit binary full adder




#### **Sembol**



4-bit tam toplayıcı

	Doğruluk Tablosu												
C0	A4	А3	A2	A1	B4	В3	B2	B1	C4	Σ4	Σ3	Σ2	Σ1
0	0	0	0	1	0	0	0	1	0	0	0	1	0
0	0	1	0	1	1	0	1	0	0	1	1	1	1
1	0	1	0	1	1	0	1	0	1	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0	1	0

 $C0 + (A1 + B1) + 2(A2 + B2) + 4(A3 + B3) + 8(A4 + B4) = \Sigma1 + 2\Sigma2 + 4\Sigma3 + 8\Sigma4 + 16C4$ (+) = toplama işlemidir.




## 7486 İki girişli 4 adet XOR(ÖZEL VEYA) kapısı – Quad 2-input XOR gate



Sembol	Doğruluk Tablosu				
	А	В	Q		
A O	0	0	0		
Во	0	1	1		
2 girişli XOR kapısı	1	0	1		
	1	1	0		

Mantıksal İfade Q = A ⊕ B


Q, A VEYA B ancak İKİSİ BİRDEN değil.



## 74112 JK Flip-Flop




Sembol	Doğruluk Tablosu									
	CLR	PR	J	K	CLOCK	Q	Q	Açıklama		
	0	1	Х	Х	Х	0	1	Temizle		
J - J-K Flip-flop	1	0	Х	X	Х	1	0	Önceden Ayarla		
Clk O>	0	0	Х	Х	Х	1	1	-		
к₀—	1	1	0	0	<b>+</b>	Q(t-1)	\( \overline{Q}(t-1) \)	Değişim Yok		
	1	1	1	0	<b>1</b>	1	0	-		
JK flip-flop	1	1	0	1	↓ ↓	0	1	-		
	1	1	1	1	<b>+</b>	\( \overline{Q}(t-1) \)	Q(t-1)	Geçiş		
	1	1	Х	Х	1	Q(t-1)	\( \overline{Q}(t-1) \)	Değişim Yok		



## 74139 İki 2-4 çözücü - Dual 2-to-4 decoder




Sembol	Doğruluk Tablosu						
B . [1] 0	В	А	Q0	Q1	Q2	Q3	
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	0	0	0	1	1	1	
A — Q <sub>1</sub> Binary Decoder D— Q <sub>2</sub>	0	1	1	0	1	1	
$O \longrightarrow Q_3$	1	0	1	1	0	1	
2-4 çözücü	1	1	1	1	1	0	



## 74153 İki 4-1 çoklayıcı - Dual 4-to-1 multiplexer

## MUX


Sembol	Doğruluk Tablosu							
	А	В	C0	C1	C2	C3	G	Υ
	X	X	X	Х	Х	Х	1	0
	0	0	0	Х	Х	Х	0	0
	0	0	1	Х	Х	Х	0	1
Girişler C2 2 Çıkış	1	0	X	0	Х	Х	0	0
C3 — 3 , 7	1	0	Х	1	Х	Х	0	1
	0	1	Х	Х	0	Х	0	0
Seçim	0	1	Х	X	1	Х	0	1
4-1 çoklayıcı	1	1	Х	X	Х	0	0	0
	1	1	X	Х	Х	1	0	1



# 74158 Dört 2-1 çoklayıcı - Quad 2-to-1 multiplexer

## MUX


Sembol	Doğruluk Tablosu						
Ģ	G'	S	А	В	Y'		
C0 0 Girişler C1 1	1	X	X	X	1		
	0	0	0	X	1		
→ Y Çıkış		0	1	X	0		
	0	1	X	0	1		
A Seçim 2-1 çoklayıcı	0	1	X	1	0		




#### 74163

#### 4-bit senkron binary sayıcı - 4-bit binary synchronous counter








## 74194

# 4-bit paralel yüklemeli çift yönlü ötelemeli yazmaç 4-bit bidirectional shift register



#### Sembol



4-bit çift yönlü kaydırıcı

Fonksiyon Tablosu													
clear	S1	S0	clock	SLI	SRI	А	В	С	D	QA	QB	QC	QD
0	Х	Х	Х	Х	Х	Х	Х	Х	Х	0	0	0	0
1	Х	Х	0	Х	Х	Х	Х	Х	Х	QA0	QB0	QC0	QD0
1	1	1	1	Х	Х	а	b	С	d	а	b	С	d
1	0	1	1	Х	1	Х	Х	Х	Х	1	QAn	QBn	QCn
1	0	1	1	Х	0	Х	Х	Х	Х	0	QAn	QBn	QCn
1	1	0	1	1	Х	Х	Х	X	Х	QBn	QCn	QDn	1
1	1	0	1	0	Х	Х	Х	Х	Х	QBn	QCn	QDn	0
1	0	0	X	X	X	X	X	X	X	QA0	QB0	QC0	QD0

a, b, c, d = elle verilen durumlar.

QA0, QB0, QC0, QD0 = ilk durumlar.

QAn, QBn, QCn, QDn = önceki durumlar.

