P.5.1.1 Redactați, utilizând limbajul Verilog, un testbench pentru verificarea exhaustivă a unui multiplexor 4-la-1 numit **mux_2s_1b**.

Soluție:

- **P.5.1.2** Construiți, folosind limbajul Verilog, un circuit decodificator 2-la-4 cu o intrare de validare, notată cu **e**. Dacă **e** este inactiv, toate ieșirile vor fi setate pe 0, în caz contrar ieșirea selectată va fi setată pe 1.
- a) Desenați și implementați arhitectura detaliată a decodificatorului folosind porți **AND**.
- b) Redactați un testbench pentru verificarea exhaustivă a modulului *dec_2x4*:

a) Soluție:

b) Soluție:

```
module dec_2x4_tb (
         output reg [1:0] s,
         output reg en,
         output [3:0] y
              );
dec_2x4 DUT ( .s(s), .en(en), .y(y) );
initial begin
en=1'd0;
+#80 en=1'd1;
end
| integer i;
! initial begin
is = 2<sup>3</sup>d0;
i = 0; i < 8; i = i+1)
| #20 s = i[1:0];
ı end
intial begin
! #200 $finish;
endmodule
```

P.5.2.1 Redactați, folosind limbajul Verilog, un modul **parametrizat** pentru un registru cu încărcare paralelă pe 8 biți, cu o linie de load (**Id**) și o intrare adițională **clr** activă pe 1.

P.5.2.2 Construiți, folosind limbajul Verilog, un **register file** 4x8 utilizând instanțe ale modulului **dec_2x4**, modulului parametrizat **rgst** și ale modulului **mux_2s_8b**.

```
module Register File 4X8 (
input [7:0] wr data,
! input [1:0] wr addr, rd addr,
input wr e, clk, clr, rst b,
! output [7:0] rd_data
; (;
wire [3:0] w;
 wire [7:0] q0, q1, q2, q3;
dec_2x4 decoder ( .s(wr_addr), . e(wr_e), o(w) );
rgst # ( .w(8) ) register1 ( .d(wr_data), .ld(w[0]),
 .clk(clk), .rst b(rst b), .clr(clr), .q(q0) );
rgst # ( .w(8) ) register2 ( .d(wr data), .ld(w[1]),
 .clk(clk), .rst b(rst b), .clr(clr), .q(q1) );
 rgst # ( .w(8) ) register3 ( .d(wr data), .ld(w[2]),
 .clk(clk), .rst_b(rst_b), .clr(clr), .q(q2) );
 rgst # ( .w(8) ) register4 ( .d(wr_data), .ld(w[3]),
 .clk(clk), .rst_b(rst_b), .clr(clr), .q(q3) );
i mux # ( .k(8) ) multiplexer ( .s(rd addr), .d0(q0),
 .d1(q1), .d2(q2), .d3(q3), .o(rd_data));
 endmodule
```