



Εθνικό Μετσόβιο Πολυτεχνείο


Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Ψηφιακά Συστήματα VLSI: Αναφορά 6ου Εργαστηρίου

Runtime Reconfigurable Debayering Filter


Αϊφαντή Ελισάβετ (el22821)

Στην παρούσα εργαστηριακή άσκηση έγινε υλοποίηση του Debayering Filter με τη δυνατότητα επιλογής διαφορετικών διαστάσεων της εικόνας εισόδου, χωρίς την ανάγκη του επαναπρογραμματισμού του hardware. Στην αρχιτεκτονική προστέθηκαν επιπλέον σήματα `image_dim` και `image_dim_vld`. Το software διαβάζει τον αριθμό των pixels από τον αριθμό γραμμών του .txt αρχείου και στέλνει μία εκ των διαστάσεων 64, 128, 256, 512, 1024 στο slave register 0 του axi lite, με το `image_dim_vld` HIGH. Αλλιώς, τερματίζει.




Στη μη runtime configurable έκδοση του Debayering φίλτρου, έγιναν οι εξής αλλαγές:

- Στο FSM της μονάδας ελέγχου, προστέθηκε state `WAITING_IMAGE`. Στο `IDLE` state περιμένει να λάβει τις διαστάσεις του κυκλώματος, ενώ αφού τις διαβάσει, περνάει στο `WAITING_IMAGE` και περιμένει να αρχίσει το pixel stream. Αφού ξεκινήσει, περνάει στο `PROCESSING` State, όπου αρχίζει η μετατροπή Serial to Parallel και ο υπολογισμός των RGB τιμών.
- Οι διαστάσεις αποτελούν 11-bit vector, ο οποίος μετατρέπεται σε ακέραιο `N` με την `to_integer()` για να χρησιμοποιηθεί στη συνδυαστική λογική όλων των μονάδων.
- Για να αποφευχθεί το αρνητικό slack, η συνδυαστική λογική της μονάδας ελέγχου αντικαταστάθηκε από static σήματα που υπολογίζονται πριν ξεκινήσει η επεξεργασία, ώστε να μην γίνονται οι ίδιοι υπολογισμοί σε κάθε κύκλο ρολογιού.



Block Diagram



Για το configurable debayering filter:

Name	Slice LUTs (17600)	Slice Registers (35200)	F7 Muxes (8800)	Block RAM Tile (60)	DSPs (80)	Bonded IOPADs (130)	BUFGCTRL (32)
PS_ARM (design_1_PS_ARM_0)	24	0	0	0	0	0	2
reconfigurable_debay_0 (design_1_reconfigurable_debay_v1_0)	465	722	0	1.5	1	0	0
U0 (reconfigurable_debay_v1_0)	465	722	0	1.5	1	0	0
MY_FILTER (DebayeringFilter)	391	511	0	1.5	1	0	0
ControlUnit_instance (ControlUnit)	72	131	0	0	1	0	0
Demosaicing_instance (Demosaicing)	161	44	0	0	0	0	0
S2P (SerialToParallel)	158	336	0	1.5	0	0	0
reconfigurable_debay_v1_0_M00_AXIS_inst	2	26	0	0	0	0	0
reconfigurable_debay_v1_0_S00_AXI_inst	70	183	0	0	0	0	0
reconfigurable_debay_v1_0_S00_AXIS_inst	2	2	0	0	0	0	0

256x256:

Name	Slice LUTs (17600)	Slice Registers (35200)	F7 Muxes (8800)	Block RAM Tile (60)	Bonded IOPADs (130)	BUFGCTRL (32)
dvlsi_lab6_top	4362	6084	14	12.5	130	2
MY_FILTER (DebayeringFilter)	434	490	0	1.5	0	0
ControlUnit_instance (ControlUnit)	9	29	0	0	0	0
Demosaicing_instance (Demosaicing)	205	40	0	0	0	0
S2P (SerialToParallel)	222	421	0	1.5	0	0
PROCESSING_SYSTEM_INSTANCE (design_1_wrapper)	3928	5593	14	11	0	2

512x512:

Name	Slice LUTs (17600)	Slice Registers (35200)	F7 Muxes (8800)	Block RAM Tile (60)	Bonded IOPADs (130)	BUFGCTRL (32)
▼ N dvlsi_lab6_top	4303	6088	14	12.5	130	2
▼ I MY_FILTER (DebayeringFilter)	375	494	0	1.5	0	0
I ControlUnit_instance (ControlUnit)	10	31	0	0	0	0
I Demosaicing_instance (Demosaicing)	153	42	0	0	0	0
> I S2P (SerialToParallel)	217	421	0	1.5	0	0
> I PROCESSING_SYSTEM_INSTANCE (design_1_wrapper)	3928	5593	14	11	0	2

1024x1024:

Name	Slice LUTs (17600)	Slice Registers (35200)	F7 Muxes (8800)	Block RAM Tile (60)	Bonded IOPADs (130)	BUFGCTRL (32)
▼ N dvlsi_lab6_top	4320	6092	14	12.5	130	2
▼ I MY_FILTER (DebayeringFilter)	393	498	0	1.5	0	0
I ControlUnit_instance (ControlUnit)	11	33	0	0	0	0
I Demosaicing_instance (Demosaicing)	153	44	0	0	0	0
> I S2P (SerialToParallel)	236	421	0	1.5	0	0
> I PROCESSING_SYSTEM_INSTANCE (design_1_wrapper)	3927	5593	14	11	0	2

Παρατηρούμε πως ο τρόπος που έχει υλοποιηθεί το static debayering filter δίνει παρόμοια χρήση πόρων με το reconfigurable debayering filter. Αυτό οφείλεται στη χρήση FIFO μήκους 1024 bit στην αρχική υλοποίηση, ώστε μόνο με την αλλαγή του N στο φίλτρο παράγαμε implementations που υποστηρίζουν τις διάφορες διαστάσεις.

Επομένως, το μόνο πλεονέκτημα που προσφέρει η παρούσα υλοποίηση είναι ότι δεν είναι απαραίτητο να γίνει re-synthesis και re-implementation όλου του συστήματος. Για να υλοποιηθεί debayering που υποστηρίζει μόνο εικόνες μικρότερης διάστασης, θα παράγαμε FIFO IP μήκους εκείνης της μικρότερης διάστασης, που θα αξιοποιούσε λιγότερα LUTs και FIFOs. Έτσι, θα είχαμε ελάχιστη κατανάλωση πόρων, με το trade-off της μη ευελιξίας.

Αποτελέσματα Επεξεργασίας

Στο Vitis προστέθηκαν εντολές για την αποστολή των διαστάσεων στον εσωτερικό register, καθώς και έλεγχος ότι η εικόνα εισόδου συμφωνεί με μία από τις προκαθορισμένες επιλογές διαστάσεων.

Μετά την επεξεργασία, γίνεται σύγκριση του speedup FPGA σε σύγκριση με τη CPU για εικόνες μεγέθους 256x256, 512x512, 1024x1024:

256x256

```
===== VERIFICATION RESULTS =====
Total pixels processed: 65536
Correct matches: 65536
Mismatches: 0
Match rate: %
=====

FPGA execution cycles: 3610873
SW execution cycles: 18447995
Speedup (SW/FPGA): 5.10 x
```

512x512

```
===== VERIFICATION RESULTS =====  
Total pixels processed: 262144  
Correct matches: 262144  
Mismatches: 0  
Match rate: %  
=====
```

```
FPGA execution cycles: 3610856  
SW execution cycles: 73695337  
Speedup (SW/FPGA): 20.40 x
```

1024x1024

```
===== VERIFICATION RESULTS =====  
Total pixels processed: 1048576  
Correct matches: 1048576  
Mismatches: 0  
Match rate: %  
=====
```

```
FPGA execution cycles: 4096376  
SW execution cycles: 295563276  
Speedup (SW/FPGA): 72.15 x
```

Το speedup στα FPGA σε σύγκριση με την CPU είναι σημαντικότερο όσο αυξάνονται οι διαστάσεις της εικόνας. Αυτό οφείλεται στην παράλληλη επεξεργασία με διοχέτευση του FPGA. Μόλις γεμίσει το pipeline, μπορεί και προσφέρει σταθερή απόδοση, παράγοντας μία έγκυρη έξοδο ανά κύκλο ρολογιού, ενώ η αρχική καθυστέρηση είναι αμελητέα. Επιπλέον, η χρήση τοπικών registers σε LUTs για τα FIFO επιτρέπει την άμεση προσπέλαση στη μνήμη. Ως αποτέλεσμα, το FPGA αποφεύγει τα σημαντικά bottlenecks σε μια CPU που οφείλεται στη σειριακή επεξεργασία των δεδομένων και στο overhead που προκαλεί η διαχείριση της προσωρινής μνήμης.