



Εθνικό Μετσόβιο Πολυτεχνείο


Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Ψηφιακά Συστήματα VLSI: Αναφορά 5ου Εργαστηρίου


Υλοποίηση Debayering Φίλτρου με AXI διεπαφή σε Zynq SoC FPGA

Αϊφαντή Ελισάβετ (el22821)
Χαλβατζόγλου Ιωάννα (el21906)

Block Diagram



RTL Synthesis Debayering Filter Schematic



Τα δομικά στοιχεία του Debayering Φίλτρου λειτουργούν ως εξής:

- Η μονάδα ελέγχου (Control Unit), υλοποιεί ένα απλό FSM με states IDLE και PROCESSING (βλ. FSM Diagram παρακάτω). Στέλνει σήματα που ενεργοποιούν το Serial to Parallel unit (fifo_we) και το Demosaicing unit (demoisaicing_en). Χρησιμοποιώντας counter που εξαρτάται από το generic N (image size), συγχρονίζει τα σήματα ελέγχου προς αυτές τις

μονάδες καθώς και τις σημαίες `valid_out`, `image_finished` για την επικοινωνία με το Processing System.

- Η μονάδα Serial to Parallel μετατρέπει τη σειριακή είσοδο σε κατάλληλη παράλληλη διάταξη 3x3 αποτελούμενη από D Flip Flops για τον ορθό υπολογισμό των RGB τιμών ανά κύκλο ρολογιού. Επιλέγεται το μέγεθος 3x3 καθώς χρησιμοποιούνται μόνο τα γειτονικά pixel. Χρησιμοποιεί ουρές FIFO με First Word Fall Through και σταθερό μέγεθος 1024. Ανά N κύκλους, κάθε pixel προχωράει στο επόμενο FIFO καθώς και στην αντίστοιχα σειρά των DFF.
- Η μονάδα Demosaicing χρησιμοποιεί τη διάταξη των DFF για να υπολογίσει τις τιμές RGB (σημειώνεται ότι ο κύκλος ρολογιού στον οποίο τα πρώτα 2 pixel είναι φορτωμένα κατάλληλα στα DFF συγχρονίζεται με την ενεργοποίηση του demosaicing unit από τη μονάδα ελέγχου). Για τον σωστό χειρισμό των edge cases και για τη σωστή επιλογή του μοτίβου που επιλέγεται χρησιμοποιούνται row και pixel counters. Ελέγχονται όλοι οι συνδυασμοί των ειδικών περιπτώσεων όπου $row_counter = 0$, $row_counter = N-1$, $pixel_counter = 1$, $pixel_counter = N-1$, ώστε να οριστεί σωστά το zero padding. Επιπλέον, ελέγχεται εάν τα counters είναι even/odd, ώστε να επιλεγεί το ανάλογο μοτίβο RGB. Ακολουθείται το πρότυπο GBRG.

Η επικοινωνία μεταξύ των components, η εσωτερική λειτουργία τους και τα σήματα που χρησιμοποιούνται γίνονται ξεκάθαρα στο FSM διάγραμμα στην επόμενη σελίδα.

Ανάλυση Πόρων FPGA

- N = 64

Resource	Utilization	Available	Utilization %
LUT	339	17600	1.93
FF	397	35200	1.13
BRAM	1.50	60	2.50
IO	38	100	38.00

- N = 128

Resource	Utilization	Available	Utilization %
LUT	391	17600	2.22
FF	401	35200	1.14
BRAM	1.50	60	2.50
IO	38	100	38.00

Κρίνουμε ότι η υλοποίησή μας είναι αποδοτική, εμφανίζοντας καλή κλιμακωσιμότητα. Παρατηρούμε ότι διπλασιάζοντας τις διαστάσεις της εικόνας, τα LUTs αυξάνονται μόνο κατά ~18%, γεγονός που υποδηλώνει ότι η πολυπλοκότητα της αριθμητικής μονάδας του φίλτρου παραμένει σταθερή (**constant logic complexity**), ανεξάρτητα από το μέγεθος της εικόνας.. Επιπλέον, ο αριθμός των Flip Flop μόνο κατά ~1%, καθώς το DFF grid είναι ανεξάρτητο του N.

Η κατανάλωση των BRAM είναι σταθερή λόγω της επιλογής FIFO σταθερού μήκους 1024. Τέλος, τα IO pins αποτελούν το κύριο bottleneck της σχεδίασης, καθώς καταλαμβάνουν το 38% των διαθέσιμων πόρων. Ωστόσο, η κατανάλωση αυτή παραμένει σταθερή, οπότε δεν επηρεάζεται η κλιμακωσιμότητα.

