

### Lógica e Sistemas Digitais

Departamento de Engenharia de Electrónica e Telecomunicações e de Computadores

# 3.º Trabalho prático

Retoma-se o projecto do 1.º trabalho prático, cujo objectivo é desenvolver um sistema de alarme para um cofre, como mostra a figura 1.




Figura 1 – Diagrama do geral do sistema

Mantém-se o mesmo comportamento no que diz respeito à porta, à chave e às exigências da utilização do inversor, mas adiciona-se segurança ao sistema no que diz respeito ao código de acesso. Para tal, substitui-se o módulo comparador por um novo módulo de validação.

A abertura da porta do cofre é mecânica e depende exclusivamente da manobra da chave K.

A estrutura do sistema de alarme será a que se apresentada na figura 2, onde se referem os vários sinais envolvidos:

- Um sensor K que indica a presença da chave;
- Um sensor **P**, activo quando a porta da sala está aberta;
- Um interruptor I que modifica o critério de validação do código;
- Dois **DIP** switches ocultos, **CA** e **CB** com três bits cada, para estabelecer o código secreto.
- Um botão de pressão **B**, dedicado à introdução do código de acesso;
- Um avisador luminoso L, para indicar o estado do sistema;
- Um sinal V, para informar o controlo que o código introduzido é Válido.




Figura 2 – Diagrama de blocos do sistema de alarme

#### Operação

Para que a chave possa ser inserida sem que o alarme soe, é necessário introduzir o código de acesso através do botão **B**. Para tal, deve premir-se o botão **B**, ao que o sistema responde acendendo a lâmpada **L** durante 5 s (±1 segundo). Neste intervalo de tempo são aceites sucessivas actuações (impulsos) sobre o botão **B**, as quais devem igualar "em número" o primeiro dígito a introduzir. Terminado aquele tempo, a lâmpada **L** apaga-se, durante 5 s, para que seja introduzido o segundo dígito. Consoante o valor da entrada **I**, o primeiro dígito a considerar será **CA** ou **CB** (**I**=0 implica **CA**).

A actuação de  ${\bf B}$  que promove o início do processo também é contabilizada.



## Lógica e Sistemas Digitais

Departamento de Engenharia de Electrónica e Telecomunicações e de Computadores

Finalizado o processo de introdução dos dois dígitos, caso estes coincidam com o código guardado nos DIP switches, o módulo de validação volta a acender a lâmpada  ${\bf L}$  e a activar  ${\bf V}$  durante 10 s, permitindo que neste intervalo de tempo a chave  ${\bf K}$  seja inserida sem que o alarme soe.

Enquanto a chave K estiver presente, o sistema mantém a lâmpada acesa (e o sinal V activo). Retirada a chave, o sistema volta ao estado inicial.

Caso o código introduzido não coincida com o código guardado nos DIP *switches*, o sistema retoma o estado inicial, não chegando a acender a lâmpada **L**.

As arquitecturas propostas para o módulo validador, apresentadas na figura 3, são simples esquemas de princípio de funcionamento, podendo ser ajustadas ou até mesmo substituídas, mediante acordo, entre cada grupo de alunos e o docente da respectiva turma.




Figura 3 - Esquemas de princípio de funcionamento do módulo Validador



## Lógica e Sistemas Digitais

Departamento de Engenharia de Electrónica e Telecomunicações e de Computadores

De forma a melhor explorar o processo de síntese e teste, solicita-se a execução do trabalho em duas fases:

- **1.ª fase**: Realize o módulo de controlo (CTRL) recorrendo a *flip-flops* do tipo D, para suporte à implementação da memória de estado. Utilize um dispositivo de lógica programável (PAL), para a implementação da lógica combinatória geradora de estado seguinte e dos sinais de saída. Nesta fase, o sinal MCLK deve ser produzido manualmente, através de um comutador. As entradas e saídas do módulo de controlo deverão ser simuladas, respectivamente, por comutadores e LEDs da base de ensaio (ATB). Note que na 1.ª fase, não se implementam os outros módulos representados no diagrama de blocos, mas o *ASM-chart* deve corresponder já aos requisitos necessários à implementação da 2.ª fase.
- **2.ª fase**: Nesta fase, a implementação do módulo de controlo utiliza os *flip-flops* internos da PAL. Implementam-se agora, também sobre esse dispositivo de lógica programável, todos os outros módulos funcionais. Os sinais de *clock* (incluindo MCLK) deverão ser gerados por osciladores externos, disponíveis na base de ensaio.

Após a apresentação, cada grupo elabora um relatório sobre o trabalho, do qual conste:

- o enunciado do trabalho;
- a descrição sucinta dos métodos adoptados no projecto;
- em anexo os esquemas lógicos (ORCAD ou Logisim) e o código CUPL.

A apresentação do trabalho decorre no laboratório em data a combinar com o respectivo docente.