

# **INSTITUTO SUPERIOR DE ENGENHARIA DE LISBOA**

Licenciatura em Engenharia de Eletrónica e Telecomunicações e de Computadores

e

Licenciatura em Engenharia Informática e de Computadores



## **1.º Trabalho Prático de Arquitetura de Computadores**

### **Estudo de um processador**

#### **Grupo 2**

Paulo Rosa – 44873

Ricardo Pinto - 44808

10 de outubro de 2019

## 1 Objetivos

Este trabalho prático tem como principal objetivo o estudo do funcionamento de um processador. Neste contexto, são abordadas as problemáticas da codificação de um ISA, o projeto do decodificador de instruções para a unidade de controlo do processador e a codificação de programas usando a linguagem máquina.

## 2 Descrição da arquitetura

O processador considerado neste trabalho é de ciclo único e implementa uma arquitetura de Harvard a 8 bits, em que as memórias de dados e de código contêm, cada uma, 256 posições, conforme ilustrado na Figura 1.

A microarquitetura subjacente inclui oito registos de uso geral ( $r_0, r_1, \dots, r_7$ ), uma Unidade Lógica e Aritmética (ALU) capaz de realizar três operações, conforme é ilustrado na Figura 3, e um registo de estado do processador (PSW) que disponibiliza o indicador de resultado igual a zero (Z).

A Tabela 1 apresenta o conjunto de instruções suportado pela arquitetura, codificadas com nove bits, em que:

- $rx$  e  $ry$  representam um dos oito registos de uso geral do processador ( $r_0, r_1, r_2, r_3, r_4, r_5, r_6, r_7$ );
- $const3$  simboliza o valor de uma constante, codificada sem sinal com 3 bits;
- $offset6$  simboliza o valor de uma constante, codificada com 6 bits com sinal, que é usada como parte de menor peso na síntese do endereço relativo de memória (os bits de maior peso são estendidos com o bit de sinal).

Instrução	Descrição	
<b>ldr <math>rx</math>, [<math>ry</math>]</b>	Transfere para $rx$ o conteúdo da posição de memória cujo endereço é definido pelo conteúdo de $ry$ .	$rx \leftarrow mem[ry]$
<b>str <math>rx</math>, [<math>ry</math>]</b>	Transfere o conteúdo de $rx$ para a posição de memória cujo endereço é definido pelo conteúdo de $ry$ .	$mem[ry] \leftarrow rx$
<b>mov <math>rx</math>, #const3</b>	Carrega o valor da constante <b>const3</b> no registo $rx$ .	$rx \leftarrow const3$
<b>add <math>rx</math>, <math>ry</math></b>	Adiciona o conteúdo de $ry$ ao conteúdo de $rx$ , colocando o resultado em $rx$ e atualizando o registo <b>PSW</b> com a informação da <i>flag Z</i> gerada na ALU.	$rx \leftarrow rx + ry$ e atualiza <b>PSW</b>
<b>sub <math>rx</math>, #const3</b>	Subtrai o valor da constante <b>const3</b> ao conteúdo de $rx$ , colocando o resultado em $rx$ e atualizando o registo <b>PSW</b> com a informação da <i>flag Z</i> gerada na ALU.	$rx \leftarrow ry - const3$ e atualiza <b>PSW</b>
<b>and <math>rx</math>, <math>ry</math></b>	Realiza a operação lógica <i>and</i> entre os bits da mesma posição de $rx$ e $ry$ , colocando o resultado em $rx$ e atualizando o registo <b>PSW</b> com a informação da <i>flag Z</i> gerada na ALU.	$rx \leftarrow ry \& ry$ e atualiza <b>PSW</b>
<b>bzc offset6</b>	Quando a <i>flag Z</i> apresenta o valor 0, muda a execução para o endereço resultante da adição ao <b>PC</b> do deslocamento representado por <b>offset6</b> .	$PC \leftarrow (Z == 0) ? PC + offset6 : PC + 1$
<b>b <math>rx</math></b>	Muda a execução para o endereço definido pelo conteúdo de $rx$ .	$PC \leftarrow rx$

Tabela 1 – Conjunto de instruções do processador.

Na Tabela 2 apresentam-se os códigos incompletos das instruções do ISA (*opcodes*).

Instrução	opcode
<b>ldr <math>rx</math>, [<math>ry</math>]</b>	0??
<b>str <math>rx</math>, [<math>ry</math>]</b>	1??
<b>mov <math>rx</math>, #const3</b>	011
<b>add <math>rx</math>, <math>ry</math></b>	0??
<b>sub <math>rx</math>, #const3</b>	0??
<b>and <math>rx</math>, <math>ry</math></b>	1??
<b>bzc offset6</b>	100
<b>b <math>rx</math></b>	111

Tabela 2 – Códigos incompletos das instruções do ISA.

### 3 Trabalho a realizar

Respeitando o ISA e a microarquitetura apresentados, pretende-se completar o projeto do processador proposto e utilizá-lo para executar um programa. Para tal, devem ser realizadas três tarefas.

#### 3.1 Codificação das instruções do ISA

- a) Complete os *opcodes* apresentados na Tabela 2, por forma a ser possível realizar todas as operações usando como ALU o circuito apresentado na Figura 3.

Instrução	opcode
ldr rx, [ry]	010
str rx, [ry]	101
mov rx, #const3	011
add rx, ry	000
sub rx, #const3	001
and rx, ry	110
bzc offset6	100
b rx	111

- b) Apresente o mapa de codificação das instruções, tendo em conta os *opcodes* referidos na alínea anterior e o diagrama de blocos do processador descrito na Figura 1.

Instrução	opcode	AD=(AA)	AB
ldr rx, [ry]	010	rx	ry
str rx, [ry]	101	rx	ry
mov rx, #const3	011	rx	CONST3
add rx, ry	000	rx	ry
sub rx, #const3	001	rx	CONST3
and rx, ry	110	rx	ry
bzc offset6	100	OFF	SET6
b rx	111	rx	-

#### 3.2 Projeto do decodificador de instruções


- a) Apresente, numa tabela, o valor lógico das saídas do subcircuito Instruction Decoder do processador, descrito na Figura 1, para cada uma das instruções indicadas na Tabela 1. Explícite os casos de indiferença (*don't care*) e as saídas obtidas diretamente do código da instrução.

DC = “don't care”

Instrução	Opcode	Z	SI	SO	SD	SC	SA	ER	EP	WR	RD	HEX
ldr rx, [ry]	000	-	0	0	01	1(dc)	1	1	0	0	1	79
str rx, [ry]	001	-	0	0	00(dc)	1(dc)	1	0	0	1	0	32
mov rx, #const3	010	-	0	0	00	1(dc)	1(dc)	1	0	0	1	39
add rx, ry	011	-	0	0	10	1	1(dc)	1	1	0	1	BD
sub rx, #const3	100	-	0	0	10	0	1(dc)	1	1	0	1	9D
and rx, ry	101	-	0	0	10	1	1(dc)	1	1	0	1	BD
bzc offset6	110	0	0	1	00(dc)	1(dc)	1(dc)	0	0	0	1	131
bzc offset6	110	1	0	0	00(dc)	1(dc)	1(dc)	0	0	0	1	31
b rx	110	-	1	0(dc)	00(dc)	1(dc)	1(dc)	0	0	0	1	211

- b) Determine o conteúdo da ROM utilizada na implementação do subcircuito Instruction Decoder no Logisim. Preencha a ROM com essa informação.

Foi preciso organizar por ordem binária(segundo o *opcode* e o *Z*),




### 3.3 Teste da arquitetura

Considere a seguinte sequência de instruções, que deverá utilizar para testar o funcionamento do processador utilizando a aplicação Logisim.

```
mov r0, #0
mov r1, #5
sub r1, #1
ldr r2, [r1]
add r0, r2
and r1, r1
bzc -4
mov r4, #5
str r0, [r4]
mov r4, #6
ldr r4, [r4]
b r4
```

- a) Codifique as instruções apresentadas e carregue-as na memória de código do processador no Logisim. Carregue também as primeiras cinco posições da memória de dados com o código dos dígitos que compõem o número de aluno de um dos elementos do grupo (o código de um dígito por posição de memória) e na posição 6 carregue o valor 11.

Instrução	Opcode	AD(=AA)	AB	HEX
<b>Mov r0, #0</b>	011	000	000	C0
<b>Mov r1, #5</b>	011	001	101	CD
<b>Sub r1, #1</b>	001	001	001	49
<b>Ldr r2 [r1]</b>	010	010	001	91
<b>Add r0, r2</b>	000	000	010	2
<b>And r1, r1</b>	110	001	001	189
<b>Bzc -4</b>	100	111	100	13C
<b>Mov r4, #5</b>	011	100	101	E5
<b>Str r0, [r4]</b>	101	000	100	144
<b>Mov r4, #6</b>	011	100	110	E6
<b>Ldr r4, [r4]</b>	010	100	100	A4
<b>B r4</b>	111	100	000(dc)	1E0



- b) Execute o troço de código no Logisim e registe, para cada uma das instruções, as alterações ocorridas nos registos do processador (r0-r7, PC e PSW) e na memória de dados.

INSTRUÇÃO	PC	R0	R1	R2	R3	R4	PSW	MEM DADOS
mov r0, #0	0	0000 0000	0000 0000	0000 0000	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
mov r1, #5	1	0000 0000	0000 0101	0000 0000	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
sub r1, #1	2	0000 0000	0000 0100	0000 0000	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
ldr r2, [r1]	3	0000 0000	0000 0100	0000 0011	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
add r0, r2	4	0000 0011	0000 0100	0000 0011	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
and r1, r1	5	0000 0011	0000 0100	0000 0011	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
bzc -4	6	0000 0011	0000 0100	0000 0011	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
sub r1, #1	2	0000 0011	0000 0011	0000 0011	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
ldr r2, [r1]	3	0000 0011	0000 0011	0000 0111	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
add r0, r2	4	0000 1010	0000 0011	0000 0111	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
and r1, r1	5	0000 1010	0000 0011	0000 0111	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
bzc -4	6	0000 1010	0000 0011	0000 0111	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
sub r1, #1	2	0000 1010	0000 0010	0000 0111	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
ldr r2, [r1]	3	0000 1010	0000 0010	0000 1000	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
add r0, r2	4	0001 0010	0000 0010	0000 1000	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
and r1, r1	5	0001 0010	0000 0010	0000 1000	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
bzc -4	6	0001 0010	0000 0010	0000 1000	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
sub r1, #1	2	0001 0010	0000 0001	0000 1000	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
ldr r2, [r1]	3	0001 0010	0000 0001	0000 0100	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
add r0, r2	4	0001 0110	0000 0001	0000 0100	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
and r1, r1	5	0001 0110	0000 0001	0000 0100	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
bzc -4	6	0001 0110	0000 0001	0000 0100	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
sub r1, #1	2	0001 0110	0000 0000	0000 0100	0000 0000	0000 0000	1	{4,4,8,7,3,0,11}
ldr r2, [r1]	3	0001 0110	0000 0000	0000 0100	0000 0000	0000 0000	1	{4,4,8,7,3,0,11}

<b>add r0, r2</b>	<b>4</b>	0001 1010	0000 0000	0000 0100	0000 0000	0000 0000	0	{4,4,8,7,3,0,11}
<b>and r1, r1</b>	<b>5</b>	0001 1010	0000 0000	0000 0100	0000 0000	0000 0000	1	{4,4,8,7,3,0,11}
<b>bzc -4</b>	<b>6</b>	0001 1010	0000 0000	0000 0100	0000 0000	0000 0000	1	{4,4,8,7,3,0,11}
mov r4, #5	7	0001 1010	0000 0000	0000 0100	0000 0000	0000 0101	1	{4,4,8,7,3,0,11}
str r0, [r4]	8	0001 1010	0000 0000	0000 0100	0000 0000	0000 0101	1	{4,4,8,7,3,1A,11}
mov r4, #6	9	0001 1010	0000 0000	0000 0100	0000 0000	0000 0110	1	{4,4,8,7,3,1A,11}
ldr r4, [r4]	A	0001 1010	0000 0000	0000 0100	0000 0000	0001 0001	1	{4,4,8,7,3,1A,11}
b r4	B	0001 1010	0000 0000	0000 0100	0000 0000	0001 0001	1	{4,4,8,7,3,1A,11}

Não houve alterações aos registros R5,R6,R7. Foram, ao longo da execução do código, iguais a 0000 0000.

#### 4 Conclusão

Com a realização deste trabalho, pusemos em prática a matéria lecionada em aula. O que levou a uma melhor compreensão de como um básico processador funciona com o auxílio do programa Logisim. Foi muito interessante porque estudámos e fomos capazes de compreender um dos componentes mais importantes da arquitetura de um computador, nomeadamente um CPU.

#### 5 Diagramas de bloco




Figura 4 Instruction Decoder




Figura 1 – Diagrama de blocos do processador.




Figura 2 – Diagrama de blocos do banco de registros.




Figura 3 – Diagrama de blocos da ALU.