S-ART AVIONICS TEAM

2025-2026



avionics planification and control documentation



ÍNDICE GENERAL

Página

1. EPS Resumen Ordenado de la Situación Actual **1**

1.1. Contexto del Proyecto y Legado (Herencia) 1

1.2. Estado Actual del Diseño Técnico 1

1.3. Estructura de Recursos Humanos 2

1.4. Plan Maestro Técnico (Niveles de Desarrollo) 2

2. EPS Listado de Entregables Documentales **4**

2.1. Requisitos y Arquitectura de Sistema (Líderes) 4

2.2. Diseño Electrónico Hardware (Equipo Asignatura) 5

2.3. Diseño Lógico e Integración (Equipo SART) 5

3. EPS Análisis y Gestión de Riesgos **6**

3.1. Cambios de Consumo de los Subsistemas 6

3.2. Indisponibilidad de Componentes (Supply Chain) 6

3.3. Protecciones Mal Dimensionadas 6

4. EPS Separación de Roles Optimizada **8**

4.1. Líderes de Proyecto (Ingeniería de Sistemas) 8

4.2. Equipo de la Asignatura (Contratista de Hardware) 8

4.3. Equipo SART (Arquitectos de Lógica y Misión) 8

4.4. Agentes Dobles (Especialistas de Carga Útil/Estructuras) 8

5. EPS Línea de Tiempo de Tareas **9**

6. EPS Planificación Semanal a 3 Meses **10**

6.1. Mes 1: Requisitos, Presupuesto y Selección 10

6.2. Mes 2: Simulación Avanzada y Definición de Interfaces 10

6.3. Mes 3: Esquemáticos y Cierre 10

7. Resumen Ordenado de la Situación Actual **12**
7.1. Punto de Partida 12
7.2. Plan Maestro Técnico (Niveles de Desarrollo) 12

8. Listado de Entregables Documentales **14**

9. Análisis y Gestión de Riesgos **15**
9.1. Cambios de Interfaces (ICD) por Evolución de Subsistemas 15
9.2. Arranque No Robusto (Reset/Clock/Boot) y Fallos de Supervisión 15
9.3. Complejidad del Software de Vuelo y FDIR Insuficiente 15
9.4. Interferencias EMI/ESD y Robustez de Interfaz 16

10. Separación de Roles Optimizada **17**
10.1. Líderes de Proyecto (Ingeniería de Sistemas) 17
10.2. Equipo de la Asignatura (Contratista de Hardware) 17
10.3. Equipo S-ART (Arquitectos de Lógica y Misión) 17
10.4. Agentes Dobles (Especialistas de COMMS/ADCS/Payload/EPS) 17

11. Línea de Tiempo de Tareas **18**

12. Planificación Semanal a 3 Meses **19**
12.1. Mes 1: Requisitos, Arquitectura e Interfaces 19
12.2. Mes 2: Esquemáticos por Bloques y Plan de Verificación 19
12.3. Mes 3: Layout (si aplica), Cierre Documental e Integración 19

ÍNDICE DE FIGURAS

1 EPS Resumen Ordenado de la Situación Actual

El presente capítulo define la línea base (baseline) del subsistema de Potencia (EPS) y Aviónica, detallando el contexto del que se parte, las herramientas disponibles y el plan de desarrollo técnico a ejecutar en los próximos 3 meses.

1.1 Contexto del Proyecto y Legado (Herencia)

El proyecto actual no parte de cero, sino que se asienta sobre dos pilares fundamentales de información y diseño:

- **Proyecto de Cursos Anteriores:** Se dispone del documento final y los diseños de los compañeros del año pasado. El estado actual de este legado es *regular* y requiere una auditoría profunda. Sin embargo, permite reutilizar el trabajo base en subsistemas no críticos para la asignatura actual, focalizando los esfuerzos en reestructurar y mejorar el EPS y la Aviónica.
- **Arquitecturas de Referencia (Ingeniería Inversa):** Contamos con esquemáticos profesionales de grado espacial como referencias (`EPS.pdf` y `AVIONICS_BOARD.pdf`). Estos documentos marcan el estándar de calidad y topología (uso de PMICs, Load Switches dedicados y separación de tierras) al que debe llegar nuestro diseño en KiCad.
- **Asesoría Técnica Externa:** A partir de reuniones recientes con ingenieros de FOSSA Systems, se han integrado al estado actual requerimientos realistas de misión, tales como la diferenciación de cargas de pago (RF vs. Óptica), operativas en eclipse y requisitos base para el *Power Budget*.

1.2 Estado Actual del Diseño Técnico

A nivel de ingeniería de detalle, el equipo se encuentra en una fase de transición entre un modelo puramente teórico y un diseño implementable:

- **Simulación (PSIM):** Se han desarrollado y validado modelos funcionales de un convertidor Buck discreto con lazos de control PID básicos.

- **Brecha Tecnológica a cubrir:** El modelo actual utiliza componentes y medidores ideales. El estado inmediatamente posterior requiere sustituir estos elementos teóricos por modelos físicos reales (evaluando capacidades parásitas, caídas de tensión y saturación).
- **Objetivo a 3 meses:** Desarrollar la arquitectura completa del EPS y generar los esquemáticos finales (Schematics Package) y Netlists en software ECAD (KiCad/Altium), listos para el rutado de la PCB (Printed Circuit Board).

1.3 Estructura de Recursos Humanos

La situación actual cuenta con una distribución atípica de personal que condiciona la planificación, dividida en tres fuerzas de trabajo interconectadas:

- **Equipo de la Asignatura:** Disponen de tiempo y motivación ligados a la evaluación académica. Se encargarán del "músculo" técnico (cálculos, justificaciones, esquemáticos y simulaciones).
- **Equipo SART (Proyecto Principal):** Ingenieros con menor disponibilidad de tiempo pero orientados a la arquitectura de sistema. Se enfocarán en el diseño lógico, máquinas de estados y revisión de requisitos.
- **Agentes Dobles:** Miembros presentes en ambos grupos pero enfocados en disciplinas externas al EPS (Estructuras, ADCS, Comms). Su estado actual es vital para desbloquear restricciones físicas y de consumo sin interferir en la electrónica.

1.4 Plan Maestro Técnico (Niveles de Desarrollo)

Para escalar desde el estado actual hasta el objetivo de vuelo, la arquitectura del EPS se ha estructurado en 4 niveles incrementales:

- **Nivel 1 (Capa Sensorial HW):** Implementación de resistencias Shunt y amplificadores operacionales (*Current Sense Amplifiers*) para el acondicionamiento de la señal de corriente y voltaje hacia el ADC del microcontrolador.
- **Nivel 2 (Capa de Protección HW):** Integración de *Load Switches* y fusibles electrónicos para aislar fallos, proteger la batería contra cortocircuitos y gestionar los picos de arranque (*Inrush Current*), emulando la robustez de la arquitectura de referencia.
- **Nivel 3 (Máquina de Estados SW):** Desarrollo de la lógica de control superior y gestión inteligente de la energía (modos nominal, eclipse, bajo consumo y fallo crítico).
- **Nivel 4 (Integración con OBC):** Definición exhaustiva de la interfaz física y de datos entre el EPS y el Ordenador de a Bordo. Este nivel especificará:
    - **Alimentación:** Líneas de tensión estabilizadas (ej. 3.3V, 5V) que alimentan al OBC y cargas útiles.
    - **Listado de señales:** Mapeo de pines (ADC, GPIOs, buses I2C/SPI).

- **Frecuencia de comunicación:** Velocidades y protocolos de los buses de datos.
- **Comandos recibidos:** Órdenes críticas desde el OBC (ej. "Apagar carga útil", "Reset del bus de 5V", "Transición a Safe Mode").

2 EPS Listado de Entregables Documentales

Para asegurar un avance controlado, auditable y evitar cuellos de botella entre los equipos, la documentación se ha desglosado en entregables intermedios y finales. Esto permite validar fases críticas antes de invertir horas de diseño en la siguiente etapa. Los entregables se dividen por categorías funcionales:

2.1 Requisitos y Arquitectura de Sistema (Líderes)

Documentos fundamentales que establecen las reglas del juego antes de comenzar cualquier diseño electrónico.

Entregable	Formato	Descripción
Auditoria proyecto anterior	PDF	Revisión crítica del proyecto del equipo de años anteriores, valorar que parte del proyecto es de utilidad y que no es necesario.
System Requirements Document (SRD)	PDF	Requisitos de alto nivel: voltajes, corrientes límite, parámetros orbitales y modos de fallo. Base inamovible del diseño.
Power Budget Master	Excel	Hoja de cálculo con los consumos pico y medio de todos los subsistemas. **Requisito previo estricto** para el Trade-Off.
Mechanical ICD (Restricciones Físicas)	DXF / PDF	Definición del volumen de la PCB, posiciones de montaje y altura máxima (aportado por los agentes dobles de Estructuras).

2.2 Diseño Electrónico Hardware (Equipo Asignatura)

Documentación que justifica y refleja el diseño físico, desde la elección del primer chip hasta el plano eléctrico final.

Entregable	Formato	Descripción
Trade-Off Report	Notion / PDF	Memoria justificativa de la selección de reguladores (ej. LTC3130), sensores y protecciones frente a alternativas comerciales.
Bill of Materials (BOM) Preliminar	Excel	Listado inicial de componentes con números de parte (MPN), encapsulados, disponibilidad en stock y precio para validación técnica.
PSIM Simulation Report (v1.0 Ideal)	PDF	Validación virtual rápida de la topología matemática de potencia usando componentes y medidores ideales.
PSIM Simulation Report (v2.0 Real)	PDF	Validación avanzada con modelos no ideales, integrando picos de arranque, actuación de Load Switches y transitorios térmicos.
Schematics Package	PDF / Netlist	Planos eléctricos finales en ECAD (KiCad/Altium) organizados jerárquicamente por bloques. Incluye la auditoría ERC (Electrical Rules Check).

2.3 Diseño Lógico e Integración (Equipo SART)

Documentos que definen el "cerebro" del sistema y cómo el EPS se comunica con el Ordenador de a Bordo (OBC).

Entregable	Formato	Descripción
State Machine Diagram	Draw.io / PDF	Diagrama de flujo visual que mapea los estados del EPS (Nominal, Eclipse, Safe Mode, Critical Fault) y sus condiciones lógicas de transición.
Interface Control Document (ICD)	Excel	Documento de conexión absoluta. Contiene el mapeo exacto de pines (Pinout), líneas ADC/GPIO, frecuencias I2C/SPI y matriz de comandos OBC-EPS.
CDR Acta (Critical Design Review)	PDF / Notion	Acta formal de la reunión donde el equipo SART y los Líderes auditan los esquemas de la Asignatura antes de darlos por válidos, registrando fallos y correcciones.

3 EPS Análisis y Gestión de Riesgos

En el diseño de la arquitectura del EPS se contemplan los siguientes riesgos críticos, evaluando su impacto en el proyecto y las medidas de mitigación:

3.1 Cambios de Consumo de los Subsistemas

- **Descripción:** Los subsistemas (Radio, ADCS, Payload) modifican sus requerimientos de potencia una vez iniciada la fase de diseño electrónico.
- **Impacto:** El Buck Converter o las bobinas podrían saturarse si la corriente demandada supera el diseño nominal, provocando caídas de tensión o daño térmico.
- **Mitigación:** El *Power Budget* debe estar congelado antes del Trade-Off. Se aplicará un factor de seguridad del 20-30 % al dimensionar la electrónica de potencia.

3.2 Indisponibilidad de Componentes (Supply Chain)

- **Descripción:** Los integrados seleccionados (ej. LTC3130, Load Switches específicos) no tienen stock en distribuidores (Mouser, Digikey) a la hora de fabricar.
- **Impacto:** Obliga a rediseñar gran parte de los esquemáticos y las huellas (footprints) de la placa, retrasando semanas el proyecto.
- **Mitigación:** Al realizar el Trade-Off, el Equipo de Asignatura debe verificar niveles de stock y seleccionar preferentemente componentes con alternativas *pin-to-pin* compatibles.

3.3 Protecciones Mal Dimensionadas

- **Descripción:** Los umbrales de los Load Switches o fusibles electrónicos se calculan de manera incorrecta, siendo demasiado sensibles o demasiado permisivos.
- **Impacto:**
  - *Falsos positivos:* El EPS corta la energía durante un pico de arranque normal (ej. encendido de la radio), reiniciando el satélite.

  - *Falsos negativos:* El EPS no actúa ante un cortocircuito real, provocando el colapso de la batería y la pérdida de la misión.

- **Mitigación:** Simulación exhaustiva de transitorios en PSIM antes del diseño en KiCad, caracterizando perfectamente el pico de arranque (Inrush Current) de cada subsistema.

4 EPS Separación de Roles Optimizada

4.1 Líderes de Proyecto (Ingeniería de Sistemas)

- **Responsabilidad:** Definir los Requisitos del Sistema (SRD) y el Power Budget inicial.
- **Enfoque:** Tomar decisiones a nivel de sistema, asegurar interfaces y validar el cumplimiento del ICD.

4.2 Equipo de la Asignatura (Contratista de Hardware)

- **Responsabilidad:** Ejecutar el diseño físico y matemático. Su motivación está vinculada a la evaluación académica.
- **Enfoque:** Selección de componentes basada en el Power Budget, simulaciones en PSIM, esquemáticos en KiCad y memorias justificativas.

4.3 Equipo SART (Arquitectos de Lógica y Misión)

- **Responsabilidad:** Diseño del comportamiento inteligente del satélite y comandos.
- **Enfoque:** Máquina de estados, interfaces lógicas con OBC, frecuencias y modos de vuelo.

4.4 Agentes Dobles (Especialistas de Carga Útil/Estructuras)

- **Responsabilidad:** Actualizar sus respectivos módulos del proyecto anterior para que encajen con los nuevos Requisitos.

5 EPS Línea de Tiempo de Tareas

Esta es la ruta crítica técnica. El avance a la siguiente fase está estrictamente condicionado a la aprobación del entregable de la fase anterior:

1. **Definición de Requisitos y Restricciones:** Establecer la base del diseño.
   - *Hito:* Aprobación del **SRD** (Líderes) y del **Mechanical ICD** (Agentes Dobles).
2. **Presupuesto de Potencia:** Cuantificar la demanda de energía.
   - *Hito:* Cierre del **Power Budget Master** (Líderes y SART). **ESTO DEFINE LA NECESIDAD REAL.**
3. **Selección de Componentes:** Buscar la solución comercial al problema planteado.
   - *Hito:* Entrega del **Trade-Off Report** y aprobación del **BOM Preliminar** (Asignatura).
4. **Simulación Física (Fase 1 - Teórica):** Validar la topología matemática.
   - *Hito:* Entrega del **PSIM Simulation Report v1.0** con componentes ideales (Asignatura).
5. **Desarrollo Lógico y Simulación Física (Fase 2 - Real):** Definir la inteligencia y probar la robustez del hardware frente a fallos.
   - *Hito:* Entrega del **State Machine Diagram** (SART) y del **PSIM Simulation Report v2.0** (Asignatura).
6. **Definición de Interfaces OBC:** Conectar el cerebro con el resto del satélite.
   - *Hito:* Publicación del **Interface Control Document - ICD** (SART).
7. **Captura de Esquemáticos y Revisión Crítica:** Diseño formal en ECAD y auditoría de seguridad.
   - *Hito:* Ejecución de la revisión y firma del **CDR Acta** (Todos).
8. **Cierre de Diseño:** Generación de archivos de fabricación y memorias.
   - *Hito:* Entrega del **Schematics Package** (Asignatura).

6 EPS Planificación Semanal a 3 Meses

6.1 Mes 1: Requisitos, Presupuesto y Selección

- **Semana 1:** Líderes fijan el **SRD**. SART y Líderes elaboran y cierran el **Power Budget Master** (Entregable crítico).
- **Semana 2:** Los Agentes Dobles entregan el **Mechanical ICD** (restricciones de tamaño). Asignatura realiza el **Trade-Off Report** basándose estrictamente en los datos del Power Budget.
- **Semana 3:** Asignatura presenta la lista de la compra. Líderes aprueban el **BOM Preliminar**.
- **Semana 4:** Asignatura integra los modelos matemáticos en PSIM y entrega el **PSIM Simulation Report v1.0**. SART comienza a esbozar la lógica de vuelo.

6.2 Mes 2: Simulación Avanzada y Definición de Interfaces

- **Semana 5:** Asignatura añade componentes reales, Load Switches y picos de arranque, entregando el **PSIM Simulation Report v2.0**.
- **Semana 6:** SART finaliza y entrega el **State Machine Diagram**. Revisión de Integración conjunta: ¿El hardware simulado soporta los estados lógicos?
- **Semana 7:** SART recopila pines, comandos y frecuencias para publicar el **Interface Control Document (ICD)** definitivo.
- **Semana 8:** Con el ICD y el BOM cerrados, Asignatura inicia el diseño en ECAD (creación de símbolos y huellas personalizadas).

6.3 Mes 3: Esquemáticos y Cierre

- **Semana 9:** Asignatura rutea conexiones en KiCad estructurando por bloques jerárquicos y genera el primer borrador de los planos.
- **Semana 10: Critical Design Review (CDR).** Reunión conjunta de auditoría. SART y Líderes revisan exhaustivamente el KiCad frente al SRD y los Riesgos. Se redacta y firma el **CDR Acta**.

- **Semana 11:** Asignatura corrige los defectos identificados en la CDR (ej. pines cruzados, huellas incorrectas) y aprueba el ERC (Electrical Rules Check).
- **Semana 12:** Consolidación final. Asignatura entrega el **Schematics Package** completo. Preparación de presentaciones académicas y cierre del hito.

7 Resumen Ordenado de la Situación Actual

7.1 Punto de Partida

El proyecto S-ART entra en una fase en la que se requiere consolidar el diseño del **Ordenador de a Bordo (OBC)** como elemento central de la aviónica, actuando como coordinador de modos de vuelo, telemetría/telecomandos, y enlace lógico con EPS, COMMS, Payload y ADCS.

Se fija como decisión de sistema el uso del microcontrolador **Por Definir** como núcleo del OBC. El objetivo a **3 meses** es:

- Definir y congelar **requisitos (SRD)** e **interfaces (ICD)** del OBC.
- Diseñar la **arquitectura HW por bloques** (core/power/interfaces) y la **arquitectura SW** (capas, servicios, modos, FDIR mínimo).
- Generar **esquemáticos finales** en ECAD (KiCad/Altium) y un **plan de verificación/bring-up** incremental.

7.2 Plan Maestro Técnico (Niveles de Desarrollo)

Nivel 1 (Capa Core HW): Arranque robusto del **Por Definir Microprocesador**: reloj, reset, boot-modes, JTAG/debug, estrategia de memoria y líneas mínimas de supervisión.

Nivel 2 (Capa de Potencia y Supervisión HW): Árbol de alimentación del OBC (rails, protecciones, márgenes), watchdogs (interno/externo si aplica), señales de reset distribuido y líneas de "kill/reboot" hacia subsistemas críticos (según arquitectura del sistema).

Nivel 3 (Capa de Servicios SW): HAL/Drivers + servicios base: telemetría y housekeeping, command handling, almacenamiento, scheduler/RTOS (si aplica), y registros/eventos para diagnóstico.

Nivel 4 (Integración con Aviónica): Definición exhaustiva de la interfaz entre el OBC y el resto de subsistemas. Este nivel especificará:

- **Alimentación:** Rails desde EPS hacia OBC (tensión, rizado admisible, tolerancias, secuencias).
- **Listado de señales:** Mapeo de pines y buses (I2C/SPI/UART/CAN/GPIO/ADC si procede).

- **Frecuencia de comunicación:** Velocidades/baudrates y tiempos de servicio.
- **Comandos y telemetría:** Set mínimo de comandos críticos y campos de TM para FDIR.

8 Listado de Entregables Documentales

Para tener un control claro de los resultados esperados del equipo de OBC, se define la siguiente lista de entregables formales con su formato correspondiente:

Entregable	Formato	Descripción
System Requirements Document (OBC-SRD)	PDF	Requisitos de alto nivel del OBC: funciones, modos, límites de consumo, márgenes, arranque, FDIR mínimo, restricciones térmicas/EMI y criterios de verificación.
Interface Control Document (OBC-ICD)	Excel/PDF	Listado de señales y buses con EPS/COMMS/ADCS/Payload, frecuencias, niveles lógicos, pinout, comandos y telemetría mínima.
OBC Architecture (HW/SW)	PDF / Notion	Diagrama por bloques HW (core/power/interfaces) + arquitectura SW (capas, drivers, servicios, modos y estados).
Trade-Off Report (Periféricos)	PDF / Notion	Justificación técnica de componentes no-MCU: memorias, transceptores, level shifters, protecciones ESD/EMI, conectores, supervisores, etc.
Schematics Package	PDF / Netlist	Planos eléctricos finales desarrollados en KiCad/Altium, estructurados por bloques jerárquicos.
Test & Verification Plan + Bring-up Checklist	PDF	Plan de verificación incremental: continuidad, rails, arranque, periféricos, interfaces, watchdog/reset y pruebas de robustez.
Bring-up / Integration Report	PDF	Evidencias y resultados: medidas de rails, logs de arranque, pruebas de buses, errores encontrados y acciones correctivas.

Tabla 8.1: Matriz de entregables del proyecto OBC.

9 Análisis y Gestión de Riesgos

En el diseño del OBC se contemplan los siguientes riesgos críticos, evaluando su impacto en el proyecto y medidas de mitigación:

9.1 Cambios de Interfaces (ICD) por Evolución de Subsistemas

Descripción: EPS/COMMS/ADCS/Payload modifican necesidades de bus, pinout o velocidades una vez iniciado el diseño.

Impacto: Re-ruteo de placa, rediseño de conectores/level shifting y cambios de firmware; retraso significativo.

Mitigación: Congelar **ICD v0.2** al final del Mes 1 y **ICD v0.3** (casi definitivo) al final de Semana 8. Cambios posteriores bajo control de configuración y con análisis de impacto.

9.2 Arranque No Robusto (Reset/Clock/Boot) y Fallos de Supervisión

Descripción: Errores en reset sequencing, reloj, configuración de boot-modes o ausencia de supervisión adecuada.

Impacto: El OBC no inicia consistentemente o entra en estados indeterminados; riesgo de "brick" durante integración.

Mitigación: Diseño core con revisión formal (schematic review), checklist de bring-up y pruebas tempranas de "boot mínimo" con instrumentación (UART/JTAG).

9.3 Complejidad del Software de Vuelo y FDIR Insuficiente

Descripción: Subestimación de la carga SW (drivers, scheduler, TM/TC, almacenamiento, modos) o ausencia de FDIR básico.

Impacto: Integración bloqueada aunque el hardware sea correcto; fallos operacionales sin capacidad de recuperación.

Mitigación: Definir desde Mes 1 un **MVP de Flight Software** (servicios mínimos + watchdog + logs). Validar la máquina de estados y comandos críticos antes del cierre de esquemáticos.

9.4 Interferencias EMI/ESD y Robustez de Interfaz

Descripción: Transitorios, ESD o EMI en buses y conectores (especialmente hacia COMMS).

Impacto: Errores intermitentes difíciles de depurar, resets espurios, corrupción de datos.

Mitigación: Protecciones ESD, buen retorno de masa, filtrado donde aplique, y revisión de layout para rutas críticas. Incluir pruebas de estrés en el plan de verificación.

10 Separación de Roles Optimizada

10.1 Líderes de Proyecto (Ingeniería de Sistemas)

Responsabilidad: Definir SRD del OBC, asegurar coherencia con requisitos de misión y coordinar el cierre del ICD global. Validar cumplimiento y gestionar cambios.

Enfoque: Decisiones a nivel de sistema, control de configuración y revisiones de integración.

10.2 Equipo de la Asignatura (Contratista de Hardware)

Responsabilidad: Ejecutar el diseño físico del OBC: esquemáticos, selección de periféricos, librerías/footprints y, si aplica, layout.

Enfoque: ECAD, robustez eléctrica, diseño por bloques jerárquicos, y preparación de paquete final (schematics/netlist).

10.3 Equipo S-ART (Arquitectos de Lógica y Misión)

Responsabilidad: Definir modos de vuelo, telemetría/telecomandos, prioridades operacionales y FDIR mínimo.

Enfoque: Máquina de estados, requisitos SW, listados de comandos y verificación funcional.

10.4 Agentes Dobles (Especialistas de COMMS/ADCS/Payload/EPS)

Responsabilidad: Proveer restricciones reales de sus subsistemas para cerrar el ICD: buses, pines, consumos, latencias, y requisitos de datos.

Enfoque: Evitar “TBDs” en interfaces y asegurar compatibilidad con el diseño previo del satélite.

11 Línea de Tiempo de Tareas

Esta es la ruta crítica técnica, respetando el orden de dependencias estricto:

1. **Definición de Requisitos (OBC-SRD):** Establecer funciones, modos mínimos, límites de consumo, políticas de reset/FDIR, y criterios de verificación.
2. **ICD preliminar (OBC-ICD v0.1):** Señales, buses, niveles, velocidades y pinout preliminar para coordinación temprana con EPS/COMMS/ADCS/Payload.
3. **Arquitectura HW/SW:** Bloques core/power/interfaces y arquitectura SW (capas, servicios, máquina de estados).
4. **Selección de periféricos (Trade-offs):** Memorias, transceptores, level shifters, ESD/EMI, supervisores, conectores.
5. **Revisión de integración:** Validar coherencia SRD/ICD vs restricciones reales de subsistemas.
6. **Captura de esquemáticos:** Diseño formal en ECAD por bloques jerárquicos.
7. **Plan de verificación/bring-up:** Checklist incremental y pruebas por etapas (continuidad, rails, boot, buses).
8. **Documentación final:** Cierre del paquete (SRD/ICD/arquitectura/esquemáticos/plan de test) y preparación de presentación académica.

12 Planificación Semanal a 3 Meses

12.1 Mes 1: Requisitos, Arquitectura e Interfaces

Semana 1: Líderes fijan el **OBC-SRD v0.1**. S-ART define modos mínimos, comandos críticos y TM base. Equipo de asignatura crea diagrama por bloques HW/SW.

Semana 2: Cierre de **OBC-ICD v0.1**: listado de señales y buses con EPS/COMMS/ADCS/Payload (pinout preliminar). Revisión cruzada con EPS para alineación temprana de alimentación y reset.

Semana 3: Diseño del **Core HW** del **Por Definir Microprocesador** (clock/reset/boot/JTAG) y estrategia de memoria. S-ART define el MVP de servicios SW (TM/TC/logs/watchdog).

Semana 4: Diseño del **Power Tree** del OBC (rails, protecciones, supervisión). Congelar **OBC-SRD v1.0** y actualizar **OBC-ICD v0.2**.

12.2 Mes 2: Esquemáticos por Bloques y Plan de Verificación

Semana 5: Esquemáticos de **Interfaces** (I2C/SPI/UART/CAN, level shifting, ESD/EMI, conectores). Trade-off de periféricos no-MCU.

Semana 6: Esquemáticos de **supervisión/robustez** (watchdog, reset distribuido, líneas de control a subsistemas si aplica) y revisión SRD/ICD vs diseño.

Semana 7: Redacción del **Test & Verification Plan** y **Bring-up Checklist** incremental. Preparación de librerías/footprints y reglas de diseño.

Semana 8: Primer borrador jerárquico completo (**Schematics v0.8**). Publicación de **OBC-ICD v0.3** (casi definitivo). Gate interno tipo “PDR OBC”.

12.3 Mes 3: Layout (si aplica), Cierre Documental e Integración

Semana 9: Layout preliminar / revisión mecánica (si aplica). Revisión conjunta OBC-EPS-COMMS: conflictos de pinout, masas y rutas críticas.

Semana 10: Critical Design Review (CDR) del OBC: revisión exhaustiva de esquemáticos frente a SRD/ICD y riesgos. Cierre de **Schematics v1.0**.

Semana 11: Corrección de defectos y generación del **paquete final** (PDF/netlist, BOM, notas). Preparación del procedimiento de pruebas (instrumentación, logs).

Semana 12: Consolidación final del **dossier OBC**: SRD + ICD + arquitectura + plan de verificación + esquemáticos + informe. Preparación de presentaciones académicas y plan de siguiente fase (prototipado/bring-up real).