Respuesta en frecuencia de un amplificador BJT

Juan P. Elizondo Espinoza, Estudiante, TEC y Matías A. Camacho Abarca, Estudiante, TEC.

Resumen—Con este laboratorio se pretendió analizar el comportamiento de los circuitos aplificadores a variaciones de frecuencias extremas, llámese bajas o altas frecuencias. Con lo cual es posible determinar la respuesta en frecuencia de los circuitos y ver si están correctamente construidos para su propósito principal; en caso contrario, se prueban algunas maneras de corregir el circuito para que cumpla con su función lo más óptimamente posible.

Palabras clave—Frecuencia, amplificador, ganancia, respuesta, impedancia.

I. Introducción

A respuesta en frecuencia de un circuito amplificador no es más que el cambio de ganancia o de fase en un rango de frecuencias aplicadas en la señal de entrada al circuito; dependiendo de la respuesta en frecuencia, la salida responderá de una forma u otra [1]. Para lograr obtener la respuesta en frecuencia de un circuito amplificador, se le pueden aplicar algunas pruebas como las realizadas en este laboratorio. Es posible calcular los valores de frecuencia de corte inferior y superior para el amplificador, valores que se ven afectados por la capacitancias de acople o bypass en caso de trabajar con bajas frecuencias, o bien, por las capactiancias presentes entre las terminales del transistor las cuales se vuelven relevantes cuando el circuito opera a altas frecuencias [1].

En el caso de los transistores BJT (utilizados en este experimento), las capacitancias parásitas se generan por las juntas PN que componen al transistor, por lo que sus efectos están presentes "naturalmente". Dependiendo de dónde se investigue, las capacitancias pueden recibir nombres diferentes, pero entre los más utilizados están C_{CS} para la junta del colector y el substrato, C_{π} para la junta de la base y el emisor, y C_{μ} para la unión entre el colector y la base [2].

Experimentalmente se puede colocar el circuito a operar en ambos escenarios y recopilar sus frecuencias de corte; para con ello, graficar el comportamiento de la ganancia según el rango de frecuencias y validar el funcionamiento del amplificador. Tal es el caso de las pruebas experimentales aplicadas en este laboratorio.

II. CIRTUITOS PARA LAS MEDICIONES

Se presenta a continuación los circuitos construidos para la elaboración de este laboratorio. Se montaron 2 circuitos de tal manera que el circuito 1 sirvió para estudiar la respuesta en bajas frecuencias y el circuito 2 para estudiar la respuesta en altas frecuencias. Los transistores utilizados fueron BJTs 2N3904. Se midieron los parámetros de polarización en corriente directa y parámetros en corriente alterna.

II-A. Circuitos de Medición




Fig II.1: Circuito 1




Fig II.2: Circuito 2

II-B. Resultados

Tabla II.1: Valores de resistencias utilizadas en los circuitos 1 y 2

Componente	Valor requerido	Valor medido
R_A (k Ω)	1	1,000 58
R_B (Ω)	47	$49,907\ 6$
R_C (k Ω)	3,9	3,855 47
R_1 (k Ω)	68	67,771 6
R_2 (k Ω)	10	$9,925\ 77$
R_L (k Ω)	10	9,937 73
R_{E1} (Ω)	10	10,024 8
R_{E2} (Ω)	560	555,329

Tabla II.2: Valores de capacitores utilizados en el circuito 1

Componente	Valor requerido (μF)	Valor medido (μF)
C_1	1	1,038 3
C_2	100	94
C_3	0,22	0,258 6

Tabla II.3: Valores de capacitores utilizados en el circuito 2

Componente	Valor requerido	Valor medido
C_1 (μ F)	1	1,038 3
C_2 (μ F)	100	94
C_3 (μ F)	0,22	$0,\!258\ 6$
C_4 (p)	100	98,3
C_5 (p)	100	104,5
C_6 (p)	100	90,3

Para realizar el cálculo de las frecuencias críticas de corte inferior del circuito 1, se procedió a aislar los capacitores de los efectos de los otros capacitores. Por ejemplo, se colocó un capacitor de $1000~\mu\mathrm{F}$ en paralelo de C_2 y otro sobre C_3 ; esto causó que la respuesta en frecuencia de estos capacitores tenga muy poco efecto sobre la salida del amplificador. La señal de salida en banda media se ajustó a alrededor de $10~\mathrm{kHz}$ y se ajustó la señal para ser observada hasta una caída en la ganancia de $3~\mathrm{dB}.$ La frecuencia a la que se dio esa reducción representó la frecuencia crítica inferior debido al capacitor $C_1.$ El mismo procedimiento se realizó para C_2 y $C_3.$

Tabla II.4: Frecuencias críticas de corte inferior, circuito

Capacitor	Valor requerido (Hz)	Valor medido (Hz)
C_1	51,303 8	54,118
C_2	$69,\!812\ 4$	68,942
C_3	$52,045\ 4$	45,983
General	$173,161\ 6$	125,83

También se calculó el valor de la frecuencia crítica inferior de C_2 si el valor de C_2 fuera modificado a aproximadamente $35,5~\mu\mathrm{F}$ para conseguir una frecuencia de corte general de $300~\mathrm{Hz}.$

Tabla II.5: Frecuencias críticas de corte inferior de C_2 , bsucando que la frecuencia crítica general inferior sea de $300~{\rm Hz}$

Valor calculado de ${\cal C}_2$	Valor teórico (Hz)	Valor medido (Hz)
C_2	196,650 8	209,899

Es importante que debido al bajo valor de $V_{\rm ent}$, se estimó este como 10~mV para ambos circuitos.

Tabla II.6: Mediciones del circuito 1

Parámetro	Valor teórico	Valor medido
V_B (V)	1,77	1,816 82
V_E (V)	1,09	$1,157\ 29$
V_C (V)	7,59	7,164 76
V_{CE} (V)	6,50	6,007 47
I_E (mA)	1,92	2,047
$ A_v $	109,443	115,5
V_{sal}	1,057	1,155




Fig II.3: V_{sal} obtenido experimentalmente en el circuito 1 durante un periodo

Tabla II.7: Mediciones del circuito 2

Parámetro	Valor teórico	Valor medido
V_B (V)	1,811 16	1,806 24
V_E (V)	1,129 35	1,156 78
V_C (V)	7,322 96	7,392 27
V_{CE} (V)	6,193 61	$6,235\ 49$
I_E (mA)	1,981 31	2,046
$ A_v $	111,544 9	113,5
V_{sal}	1,175 07	1,135




Fig II.4: V_{sal} obtenido experimentalmente en el circuito 2 durante un periodo

Para el cálculo de la frecuencia crítica superior general, se modificó la frecuencia de la fuente hasta observar una caida de $3~\mathrm{dB}$.

Tabla II.8: Frecuencias críticas superiores, circuito 2

Frecuencia	Valor teórico (kHz)	Valor experimental (kHz)
$f_{c(ent)}$	298,853	296,716
$f_{c(sal)}$	282,357	281,321
f_{cu}	166,331	165,80

II-C. Análisis de Resultados

En este laboratorio, es de esperar que los resultados experimentales de las mediciones de frecuencia, den algo alejados a los valores teóricos calculados, ya que se trata de parámetros sensibles a muchos factores que pueden alterar su resultado.

En términos generales, para el circuito de análisis a bajas frecuencias. Las frecuencias de corte correspondientes para cada uno de los capactirores (C_1 , C_2 y C_3) presentaron valores bastante cercanos a lo esperado, con una diferencia de al menos $1,247\,\%$ y de un $11,648\,\%$ en el peor de los casos. La frecuencia de corte inferior, se ubicó en un valor que tal como se esperaba, es menor a la aproximación realizada al sumar los tres valores teóricos de frecuencias críticas independientes, ubicándose en los $125,83~{\rm Hz}$.

Para el circuito analizado en altas frecuencias, se tiene la frecuencia de corte superior la cual presenta una diferencia del $0.319\,\%$ respecto a lo esperado de forma teórica, lo cual es bastante bueno considerando lo expuesto al principio de esta sección.

III. CONCLUSIONES

Se logró calcular y medir satisfactoriamente la frecuencia crítica inferior para cada uno de los capacitores del primer circuito, arrojando resultados ceranos a lo esperado; además, fue posible comprobar que la frecuencia crítica general inferior es menor a la aproximación realizada de manera teórica, con un valor de $125,83~{\rm Hz}$. En cuanto al segundo circuito, se logró calcular y medir las frecuencias críticas superiores, obteniendo valores con muy poco porcentaje de error, así como una frecuencia crítica general superior menor que la frecuencia crítica superior de entrada y que la frecuencia crítica superior de salida.

APÉNDICE A

Matías A. Camacho Abarca Estudiante del Instituto Tecnológico de Costa Rica en la carrerra de ingeniería en electrónica desde 2023. Beneficiario de beca de excelencia académica por el Instituto Tecnológico de Costa Rica desde 2023. Como estudiante, sus intereses incluyen investigación y desarrollo. Correo electrónico: jeacamacho@estudiantec.cr

Juan P. Elizondo Espinoza Oriundo de Pérez Zeledón. Realizó sus estudios de secundaria en el SNCCCR, sede UNA Región Brunca, y actualmente cursa la carrera de Ingeniería Electrónica en el Instituto Tecnológico de Costa Rica (TEC).

Anteriormente, fue estudiante de la Universidad de Costa Rica (UCR) durante el año 2022 y participó en programas de estudio en matemática en la Universidad Nacional (UNA) durante los años 2020 y 2021.

Cuenta con preparación y/o experiencia en áreas como:

- Arquitectura básica de redes, certificado por CISCO CCNA V7 (ITN), (2021).
- Principios de ciberseguridad, certificado por CISCO Systems, (2022).
- Programa de tutorías estudiantiles, Tecnológico de Costa Rica, (2024).

Correo: juelizondo@estudiantec.cr

REFERENCIAS

- Thomas L. Floyd, Dispositivos Electrónicos, 8ª edición, Pearson, 2008.
- [2] Behzad Razavi, Fundamentals of Microelectronics, 2nd edition, Wiley, 2013.