

DOCUMENTAÇÃO TÉCNICA E ANÁLISE EXPERIMENTAL DO CI AD5933

1. Descrição Geral e Arquitetura do Componente

O circuito integrado AD5933, fabricado pela *Analog Devices*, consiste em um sistema em chip (*System on Chip* — SoC) projetado para a conversão e análise de impedâncias complexas de alta precisão. A arquitetura interna do componente integra três blocos funcionais fundamentais:

1. Sintetizador Digital Direto (DDS): Gerador de frequência programável de 27 bits responsável pela excitação do sistema;
2. Conversor Analógico-Digital (ADC): Unidade de amostragem de 12 bits operando a uma taxa de até 1 MSPS;
3. Processador Digital de Sinais (DSP): Núcleo dedicado à execução da Transformada Discreta de Fourier (DFT) de 1024 pontos diretamente no hardware.

A comunicação e o controle de registradores entre o AD5933 e o microcontrolador hospedeiro (como ESP32, Arduino ou STM32) são realizados por meio da interface serial I²C.




FIGURA 1: Diagrama de Blocos Interno do CI AD5933

2. Princípio de Funcionamento

O ciclo de medição de impedância do AD5933 divide-se em três etapas sequenciais integradas: excitação, recepção e processamento interno.

2.1. Estágio de Transmissão e Excitação

O sintetizador DDS interno gera um sinal senoidal de frequência ajustável com resolução de até 0,1 Hz. Este sinal é aplicado como tensão de excitação sobre a impedância desconhecida ($Z_{\text{desconhecida}}$), conectada entre os pinos V_{OUT} e V_{IN} do CI. O dispositivo permite a seleção de até quatro amplitudes pico a pico programáveis, alcançando o valor máximo de $2,0 V_{\text{p-p}}$.

2.2. Estágio de Recepção e Condicionamento

A corrente resultante que atravessa a carga entra pelo pino V_{IN} , o qual opera como um terra virtual mantido no potencial $V_{\text{DD}}/2$. Internamente, um amplificador de transimpedância (TIA) associado a um resistor de realimentação externo (R_{FB}) converte essa corrente em uma variação de tensão equivalente. O sinal resultante passa por um Amplificador de Ganho Programável (PGA) — ajustável nos ganhos de $\times 1$ ou $\times 5$ —, por um filtro passa-baixas analógico e é submetido à amostragem pelo ADC de 12 bits.

2.3. Cálculo da DFT e Disponibilização de Dados

Para cada ponto de frequência amostrado, o DSP executa a DFT de 1024 pontos. O algoritmo extrai as componentes vetoriais em complemento de dois e as armazena em registradores de 16 bits dedicados às partes Real (R) e Imaginária (I).

3. Especificações Técnicas de Operação

As características nominais de operação do CI AD5933 sem condicionamento externo encontram-se sintetizadas a seguir:

- Faixa Dinâmica Nativa de Impedância: 1 k Ω a 10 M Ω (expansível para a faixa de 100 Ω a 1 k Ω mediante front-end analógico);
- Exatidão Típica de Medição: 0,5% no ponto de calibração;
- Faixa de Frequência de Varredura: 1 kHz a 100 kHz (com possibilidade de redução via clock externo);
- Tensão de Alimentação: 2,7 V a 5,5 V em corrente contínua;
- Sensor de Temperatura Integrado: Resolução de 13/14 bits com exatidão de ± 2 °C;
- Encapsulamento: SSOP de 16 pinos.

4. Processamento dos Dados e Algoritmo de Calibração Off-Chip

Como o CI disponibiliza apenas as componentes brutas R e I , o microcontrolador hospedeiro deve executar o processamento matemático para a extração dos parâmetros físicos.

4.1. Cálculo da Magnitude Bruta

A magnitude do sinal coletado é obtida por meio da equação da norma euclidiana:

$$\text{Magnitude} = \sqrt{R^2 + I^2}$$

4.2. Determinação do Fator de Ganho (Gain Factor)

Antes das medições em cargas desconhecidas, realiza-se um ensaio de calibração prévio empregando um resistor de referência de valor conhecido (R_{cal}). O Fator de Ganho (GF) é determinado por:

$$GF = \frac{1}{R_{\text{cal}} \times \text{Magnitude}_{\text{cal}}}$$

4.3. Cálculo da Impedância Absoluta e Fase

A partir do GF determinado na calibração, o módulo da impedância ($|Z|$) e o ângulo de fase (θ) são calculados por:

$$|Z| = \frac{1}{GF \times \text{Magnitude}}$$

$$\theta = \tan^{-1}\left(\frac{I}{R}\right)$$

Nota: O cálculo do ângulo de fase requer a subtração da fase intrínseca introduzida pelo próprio hardware e o correto tratamento de quadrantes no plano complexo.

5. Validação Experimental e Análise Prática sem Front-End Analógico

Para avaliar os limites operacionais do AD5933 em sua configuração simplificada (sem estágios externos de amplificação, filtragem e acoplamento AC), foram conduzidos ensaios práticos divididos em testes resistivos puros e testes reativos em frequência.

5.1. Análise por Faixa Resistiva Pura

Os testes com resistores de precisão revelaram forte dependência da exatidão em relação ao ponto de calibração (R_{cal}):

1. Exatidão na Região de Calibração: Quando a carga medida apresenta valor próximo a R_{cal} , o erro relativo é inferior a 0,5% (por exemplo, utilizando $R_{cal} = 2,31 \text{ k}\Omega$, a leitura de uma carga de $2,31 \text{ k}\Omega$ resultou em $2,30 \text{ k}\Omega$).
2. Não-Linearidade com o Afastamento de R_{cal} : Distanciando-se do ponto de referência, o GF sofre degradação não linear expressiva.
3. Saturação em Baixas Impedâncias: Para impedâncias significativamente menores que R_{cal} , a corrente de entrada eleva-se além da capacidade de conversão do ADC, levando à saturação do sinal (exemplo: com $R_{cal} = 9,30 \text{ k}\Omega$, a medição de um resistor de $3,62 \text{ k}\Omega$ resultou em um valor incorreto de $4,93 \text{ k}\Omega$).
4. Atenuação em Altas Impedâncias: Impedâncias elevadas reduzem drasticamente a amplitude do sinal em V_{IN} , prejudicando a Relação Sinal-Ruído (SNR) e subestimando levemente a carga real (exemplo: $43,38 \text{ k}\Omega$ lido como $42,02 \text{ k}\Omega$).




FIGURA 3: Gráfico de Erro Relativo em Função da Impedância Resistiva

5.2. Ensaio com Circuito Reativo ($R + R||C$)

Para a validação em impedâncias complexas, montou-se uma carga simulando a resposta equivalente de um sensor biológico ou químico, composta pela associação em série de um resistor R_1 com um arranjo paralelo $R_2||C_1$.

- Resistor em série (R_1): 1 k Ω (1000 Ω);
- Resistor em paralelo (R_2): 1 k Ω (1000 Ω);
- Capacitor em paralelo (C_1): 22 nF.

A varredura foi configurada de 1 kHz a 100 kHz com passo de 1 kHz (100 pontos). A resposta teórica do modelo é expressa por:

$$Z_{\text{teórico}}(f) = R_1 + \frac{R_2}{1 + j \cdot 2\pi f R_2 C_1}$$




FIGURA 4: Diagrama do Circuito Reativo Equivalente

utilizado no Ensaio

Tabela Comparativa de Amostragem (Teórico vs. Bancada)

Frequência (Hz)	Z Teórico (Ω)	Fase Teórica (°)	Z Bancada (Ω)	Fase Bancada (°)	Erro Relativo em Z (%)
1.000	2136,45	-4,22	2160,00	0,00	+1,10%
2.000	2071,60	-8,13	2128,29	-4,99	+2,74%
5.000	1773,56	-16,27	1813,79	-3,37	+2,27%
10.000	1414,50	-19,44	1574,64	-8,49	+11,32%
20.000	1188,93	-15,30	1426,15	-4,24	+19,95%
30.000	1131,29	-11,48	1383,08	-5,30	+22,26%
50.000	1099,04	-7,37	1316,31	+0,59	+19,77%
75.000	1088,55	-5,02	1180,46	+0,79	+8,44%
100.000	1084,82	-3,80	1182,07	+2,46	+8,97%

Discussão das Anomalias Observadas nos Dados de Bancada

1. Erro de Quantização na Magnitude (Efeito em Escada): A curva experimental de magnitude exibiu descontinuidades na forma de patamares constantes. Isso ocorre devido à limitação de resolução do ADC de 12 bits e à resposta discreta do TIA interno sem o suporte de condicionamento de sinal flexível.
2. Inversão e Erro Severo de Fase: A formulação teórica estabelece que a carga $R_1 + R_2 || C_1$ possui comportamento estritamente capacitivo, mantendo o ângulo de fase negativo em todo o espectro (alcançando o mínimo de $\approx -19,44^\circ$ em 10 kHz). Contudo, as medições práticas

registraram fases positivas a partir de 50 kHz ($+0,59^\circ$ em 50 kHz e $+2,46^\circ$ em 100 kHz). Essa inversão indica um falso comportamento indutivo, provocado pela falta de remoção do nível de tensão DC (*DC Offset*) no pino V_{IN} e pela ausência de compensação do atraso de fase intrínseco do CI.

3. Deformação do Diagrama de Nyquist: A plotagem dos dados brutos no plano complexo (Z' vs. $-Z''$) resultou em uma trajetória ruidosa e sem formato definido, divergindo do semicírculo teórico contínuo esperado. A ausência de tratamento inviabiliza o ajuste de modelos equivalentes (*fitting*) para a caracterização do sensor.




FIGURA 5: Gráficos Comparativos da Resposta em Frequência (Teórico vs. Bancada)

6. Aplicações Típicas na Literatura Acadêmica

Devido à sua flexibilidade e baixo custo em comparação com analisadores de bancada, o AD5933 é amplamente reportado em aplicações como:

- Espectroscopia de Impedância Bioelétrica (BIA) e medições de tecidos biológicos;
- Caracterização eletroquímica, acompanhamento de processos de corrosão e análise de sensores químicos;
- Avaliação não destrutiva de materiais e monitoramento do estado de carga/saúde em baterias e células de combustível.

7. Trabalhos Correlatos e Projetos Práticos com o AD5933

A literatura científica apresenta ampla utilização do CI AD5933 em protótipos dedicados, cobrindo diversas áreas da engenharia e biotecnologia. A análise destes trabalhos demonstra a necessidade recorrente de projetar frentes analógicas (*Analog Front-End* — AFE) customizadas para contornar as limitações nativas do componente, como a medição de baixas impedâncias e a garantia de isolamento e segurança elétrica em seres humanos.

7.1. Agricultura e Qualidade de Alimentos

- FruitMeter (FM): Projeto de um analisador portátil para monitorar a qualidade e o estágio de amadurecimento de frutas ao longo da cadeia de suprimentos (*IEEE Xplore*: [document/9408574](#)).
- Bioimpedância em Plantas (Tomate): Protótipo desenvolvido para a medição de variações hídricas no caule de plantas de tomateiro via espectroscopia de bioimpedância (*Referência*: "A Prototype Portable System for Bioelectrical Impedance Spectroscopy", 2011).

7.2. Medicina e Biotecnologia

- Tomografia de Impedância Elétrica (EIT): Sistema portátil de 8 canais projetado para estimar a distribuição da bioimpedância bidimensional (2D) (*NCBI PMC*: [PMC9058721](#)).
- Medição de Bioimpedância Tetrapolar (4 Eletrodos): Circuito de extensão para aplicações embarcadas desenvolvido com o objetivo de mitigar artefatos da interface eletrodo-tecido (*IOPscience*: [0967-3334/34/4/391](#)).
- Avaliação da Interface Pele/Eletrodo: Analisador portátil integrado ao Raspberry Pi 4 para caracterização de eletrodos de biopotencial utilizados em exames de ECG e EEG (*NCBI PMC*: [PMC12196835](#)).

- Análise Muscular do Bíceps Brachii: Protótipo de baixo custo para avaliação de bioimpedância muscular validado em comparação com analisadores de bancada (*SMU Scholar*: [vol4/iss1/3](#)).
- Detecção de Bioimpedância para Diagnóstico: Protótipo voltado para o diagnóstico auxiliar de doenças como câncer de pele e febres virais (*IJSR*: [SUB156549](#)).

7.3. Monitoramento Industrial e Sensores

- Medidor de Impedância de Ampla Faixa: Projeto de um instrumento versátil com cancelamento do nível contínuo (*DC offset*) para ampliação da faixa de operação (*De Gruyter / MMS*: [10.1515/mms-2015-0006](#)).
- Reconhecimento de Gases: Plataforma multiplexada capaz de gerenciar até 15 sensores condutores orgânicos em paralelo (*IEEE Sensors*: [10.1109/LSENS.2024.3415789](#)).
- Monitoramento de Integridade Estrutural (*Bolt Loosening*): Sistema para detecção do afrouxamento de parafusos em estruturas de aço utilizando o AD5933 acoplado a transdutores piezocerâmicos (*Elsevier Measurement*: [10.1016/j.measurement.2023.112527](#)).

8. Recomendações de Projeto e Estratégias de Mitigação

Para contornar as limitações físicas verificadas na seção experimental e corroboradas pelos trabalhos correlatos da literatura, recomendam-se as seguintes intervenções no desenvolvimento de protótipos:

8.1. Condicionamento Analógico em Hardware (Front-End External)

- Filtragem e Acoplamento AC: Inserção de capacitores de acoplamento na saída V_{OUT} para eliminar a componente contínua ($V_{DD}/2$) gerada pelo DDS, evitando o deslocamento da polarização no ponto de amostragem.
- Estágio de Transimpedância (TIA) / Buffer Externo: Utilização de amplificadores operacionais de precisão e baixo ruído na entrada V_{IN} . Essa adição estende a faixa dinâmica para impedâncias inferiores a 1 k Ω , estabiliza a escala do ADC e elimina o efeito de quantização em escada.

8.2. Calibração Multiponto e Vetorial via Firmware

- Calibração Vetorial Ponto a Ponto: Implementação de rotina no microcontrolador que armazena uma matriz de Fatores de Ganho $GF(f)$ e um vetor de desvio de fase $\Delta\phi(f)$ para cada frequência da varredura, utilizando uma carga puramente resistiva de referência. Esse procedimento elimina a fase parasitária e previne a inversão para valores positivos.
- Seleção Dinâmica de Faixa: Configuração do algoritmo para alternar automaticamente os resistores de referência (R_{cal}) ou o ganho do PGA de acordo com o patamar de impedância detectado na pré-amostragem do sensor.

