

# Repaso




# Arquitectura de computadoras

#### **COMPONENTES COMPUTADOR**




#### **ARQUITECTURA DE VON NEUMANN**

Una
 arquitectura
 más fácil de
 "reprogramar"
 que las
 computadoras
 anteriores



#### **COMPONENTES COMPUTADOR - BUS**



**UTN - Sistemas Operativos** 

#### **COMPONENTES COMPUTADOR - REGISTROS**

# De uso general

- → Acumulador (AX)
- → Contador (CX)
- → Base (BX)
- → Datos (DX)

# De segmento

- → Code Segment (CS)
- → Data Segment (DS)
- → Stack Segment (SS)

# De uso específico


- → Stack Pointer (SP)
- → Instruction Pointer (IP) / Program Counter (PC)
- → Program Status Word (PSW)

#### De control


- → Memory address register (MAR)
- → Memory buffer register (MBR)
- → Instruction register (IR)

CF	ACF	OF	IF	TP	SF	ZF	PF	MF	DF	MODE	


#### CICLO DE INSTRUCCIÓN



#### **MECANISMOS DE 10 - 10 PROGRAMADA**



#### **MECANISMOS DE 10 - 10 BASADA EN INTERRUPCIONES**



#### **VENTAJA**


Mejora throughput de instrucciones -> se evita el chequeo continuo

#### **DESVENTAJA**

→ Se sigue usando mal la CPU (aunque en menor medida) -> la CPU se encarga de escribir palabras a memoria

**UTN - Sistemas Operativos** 

#### **MECANISMOS DE 10 - DMA**



#### **VENTAJA**


- → Se libera a la CPU, interviene solo al principio y al final de la transferencia.
- → Transferencias mucho más eficientes en la mayoría de los casos.

#### **DESVENTAJA**


- → Requiere un HW especial.
- → Requiere más tiempo inicial de set up del pedido.
- → Robo de ciclo de bus

# **INTERRUPCIONES**


¿Qué son?



#### **INTERRUPCIONES - CLASIFICACIÓN**



#### **INTERRUPCIONES - PROCESAMIENTO**



## **INTERRUPCIONES**

Interrupción por HW


**IRQ** 

PIC					
(Programmable					
Interrupt					
Controller)					

			Vector		
Interrupt		Device	Address	Numbe	
	NMI	Parity error or I / O Transfer error	0008-000B	02	
	IRQO IRQ1 (IRQ2)	Timer Keyboard Interruptions of additional control	0020-0023 0024-0027 0028-002B	08 09 0A	
	IRQ8 IRQ9 IRQ10 IRQ11 IRQ12 IRQ13 IRQ14 IRQ15	Real-time clock Video Available Usually it is available (SCSI adapter) Usually it is available (BUS mouse) Coprocessor Hard Disk Available	01C0-01C3 01C4-01C7 01C8-01CB 01CC-01CF 01D0-01D3 01D4-01D7 01D8-01DB 01DC-01DF	70 71 72 73 74 75 76 77	
tivo	IRQ3 IRQ4 IRQ5 IRQ6 S IRQ7	Serial Channel COM2 / COM4 Serial Channel COM1 (AUX) / COM3 Parallel Channel LPT2 Floppy Device Parallel Channel LPT1 (PRN)	002C-002F 0030-0033 0034-0037 0038-003B 003C-003F	0B 0C 0D 0E 0F	


**UTN** - Sistemas Operativo

## CICLO DE INSTRUCCIÓN RELOADED



#### **PROCESADORES MODERNOS**


### Pipelining



Ciclo de instrucción de un procesador secuencial

Ciclo de instrucción de un procesador con pipeline

Se "solapan" los pasos aumentando el throughput de instrucciones ejecutadas



http://www.lighterra.com/papers/modernmicroprocessors/

# Preguntas??

