ΗΡΥ203 Προχωρημένη Λογική Σχεδίαση 2η Εργαστηριακή Άσκηση

Ομάδα LAB20332002 Παντουράκης Μιχαήλ ΑΜ 2015030185 Τυχάλας Πέτρος ΑΜ 2015030169 Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Πολυτεχνείο Κρήτης

26 Μαρτίου 2017

1 Σκοπός Εργαστηριακής Άσκησης

Η δεύτερη εργαστηριαχή άσχηση συνεχίζει την εξοιχείωση των φοιτητών στη γλώσσα VHDL, με το σχεδιασμό δομιχών μονάδων με behavioral τρόπο και την μετέπειτα χρήση τους για την ιεραρχική σχεδίαση μεγαλύτερων χυχλωμάτων. Για το σχοπό αυτό η άσχηση ζητά την υλοποίηση δύο χυχλωμάτων: 1) ενός 4-bit αθροιστή Carry Look Ahead (CLA), ο οποίος αποτελεί ένα πρώτο παράδειγμα top-down ανάλυσης χυχλώματος και στη συνέχεια bottom-up υλοποίησής του με μιχρότερες δομιχές μονάδες, και 2) μιας μηχανής πεπερασμένων χαταστάσεων, η οποία και αποτελεί χαραχτηριστιχό παράδειγμα χρήσης του ρολογιού, των processes και case statements για σύγχρονα αχολουθιαχά χυχλώματα.

2 Προεργασία-Περιγραφή

Η προεργασία της παρούσας άσκησης αφορούσε μόνο την συγγραφή του αντίστοιχου κώδικα σε VHDL, καθώς η ανάλυση και σχεδίαση των κυκλωμάτων με τα αντίστοιχα block diagrams έχουν ήδη δοθεί από την εκφώνηση της άσκησης.

2.1 4-bit CLA

Στο Παράρτημα 5.1 παρουσιάζουμε τον top module κώδικα του CLA. Σε αυτόν φαίνεται ξεκάθαρα η ιεραρχική σχεδίασή του με units τριών ειδών: τα Carry Generate-Propagate (CarryGP), Carry Look Ahead (CarryLA), Sum. Ειδικά στην υλοποίησή μας, αντί για μία 4-bit μονάδα CarryGP και Sum, στο top module χρησιμοποιήσαμε τέσσερα αντίγραφα των Sum και CarryGP, ένα για κάθε bit. Εναλλακτικά θα μπορούσαμε τα for-generate statements να τα χρησιμοποιήσουμε σε κατώτερο ιεραρχικά επίπεδα (δηλαδή σε άλλο αρχείο), όπου δηλαδή θα ορίζαμε τις αντίστοιχες 4-bit μονάδες και να χρησιμοποιήσουμε αυτές στο top module, χωρίς όμως να άλλαζε κάτι στη λειτουργία του τελικού μας κυκλώματος.

Περιγράφοντας τώρα τη λειτουργία του CLA, τα CarryGP (Παράρτημα 5.2) είναι υπεύθυνα για τον έλεγχο (και παραγωγή των αντίστοιχων σημάτων) δημιουργίας κρατουμένου στο εκάστοτε bit ή διάδοσης κρατουμένου που δημιουργήθηκε σε προηγούμενο bit. Με τη σειρά του, το CarryLA (Παράρτημα 5.3), έχοντας ως είσοδο τα generate και propagate σήματα των CarryGP και του κρατούμενου εισόδου, υπολογίζει ταυτόχρονα τα κρατούμενα της πρόσθεσης σε κάθε bit. Με βάση τα κρατούμενα και τους τελεστέους, γίνεται ο τελικός υπολογισμός του αθροίσματος σε κάθε bit από τις μονάδες Sum (Παράρτημα 5.4).

Ως υποσημείωση να τονίσουμε ότι για επιπλέον εξάσκηση στη VHDL, υλοποιήσαμε τις υπομονάδες του CLA τόσο με behavioural όσο και με structural αρχιτεκτονική. Για χάριν συντομίας, εδώ παραθέτουμε μόνο το CarryLA unit με ιεραρχική περιγραφή (Παράρτημα 5.5), όπου χρησιμοποιήθηκαν πύλες AND και ΟR πολλαπλών εισόδων, οι οποίες και αυτές με τη σειρά τους είχαν υλοποιηθεί ιεραρχικά από πύλες δύο εισόδων χρησιμοποιώντας δενδρική τοπολογία (tree topology).

2.2 FSM

Στο Παράρτημα 5.6 παραθέτουμε τον behavioral χώδικα της ζητούμενης Moore FSM τριών καταστάσεων. Στο case statement φαίνονται ποιες είναι οι μεταβάσεις από το τωρινό (currentS) στο επόμενο (nextS) state, ανάλογα με το ποιο button από τα τρία της εισόδου είναι πατημένο (σήμα στο 1). Σε κάθε when επιπροσθέτως ορίζουμε και την έξοδο που στη συγκεκριμένη άσκηση αντιστοιχεί στα 8 leds του basys 2. Τέλος, ορίζουμε ότι η FSM εκκινεί από την κατάσταση Α (κάτι που εξασφαλίζει και το when others), ενώ σε περίπτωση μη πατήματος κουμπιού (όπως και για το κουμπί 2) θεωρούμε ότι δεν αλλάζει κατάσταση.

Όπως ζητήθηκε κατά την εκτέλεση της άσκησης, αυτή η FSM έγινε instantiate και συνδέθηκε σε top module (Παράρτημα 5.7) με μία γεννήτρια παλμών διάρκειας ενός κύκλου (στην ουσία και αυτή μία FSM), η οποία και μεσολαβούσε μεταξύ εισόδων (κουμπιών) και FSM για την αποφυγή εισαγωγής σήματος διάρκειας πολλών κύκλων στην FSM (λόγω φυσικών περιορισμών του πατήματος κουμπιών απέναντι στη μεγάλη συχνότητα ρολογιού).

3 Κυματομορφές-Προσομοίωση


Μετά την υλοποίηση των παραπάνω χυχλωμάτων, προχωρήσαμε στη δημιουργία χώδιχα test bench για τον έλεγχο της ορθής λειτουργίας τους μέσω προσομοίωσης. Και στις δύο περιπτώσεις η προσομοίωση παρήγαγε τα αναμενόμενα αποτελέσματα.

▶ ■ a[3:0] 0000 0001	0010	0011		0100	X	0101	
▶ 5 b[3:0] 0000 0001	0010 0011	0100 (0101 (0110)	0111	1000 \ 1001 \ 1010	1011	1100 1101	<u> </u>
	0100 0101	0111 \(\) 1000 \(\) 1001 \(\)	1011	1100 \(1101 \) 1110	(0000	0001 (0010	(0011 (0100

Σχήμα 1: Τμήμα του διαγράμματος χρονισμού προσομοίωσης της λειτουργίας του CLA για όλες τις πιθανές περιπτώσεις.

Ειδικότερα, στο Σχήμα 1 παραθέτουμε την κυματομορφή της προσομοίωσης του CLA. Στη συγκεκριμένη προσομοίωση καλύψαμε όλες τις δυνατές περιπτώσεις πρόσθεσης με ένα for loop, όπως φαίνεται και από το αντίστοιχο process του test bench (Παράρτημα 5.8). Στα κυκλωμένα παραδείγματα (από δεξιά προς τα αριστερά) φαίνονται τα αποτελέσματα των προσθέσεων 0001+0001=0010 με μηδενικό κρατούμενο εξόδου και 0101+1101=0010 με κρατούμενο εξόδου 1.

Στο Σχήμα 2 παρουσιάζουμε αντίστοιχα τα αποτελέσματα της προσομοίωσης της FSM. Περιγράφοντας τα χυχλωμένα σημεία με χρονιχή σειρά, βλέπουμε ότι το πάτημα του πρώτου button δημιουργεί ένα παλμό εισόδου (τελευταίο διάνυσμα invec) στην επόμενη θετιχή αχμή του ρολογιού (χαι όχι νωρίτερα). Με τη σειρά του ο παλμός εισόδου διαρχεί αναμενόμενα ένα χύχλο ρολογιού χαι οδηγεί σε αλλαγή χατάστασης (από A σε B, με τα μεσαία leds να σβήνουν) στην αμέσως επόμενη θετιχή αχμή. Παρόμοια λειτουργούν χαι τα υπόλοιπα χουμπιά, με το τρίτο να μην επηρεάζει την χατάσταση της FSM χαι το δεύτερο να χάνει τη μεταβολή από C σε B (όπου αλλάζουν όλα τα leds). Τέλος βλέπουμε χαι τη λειτουργία του Reset που οδηγεί στην χατάσταση A ανεξαρτήτως χατάστασης ή άλλων εισόδων.



 Σ χήμα 2: Διάγραμμα χρονισμού προσομοίωσης της λειτουργίας της FSM για τις περιπτώσεις πατήματος του Button 1 (πρώτο σήμα InVec(0)), InVec(0)

4 Συμπεράσματα

Στηριζόμενη ξανά σε απλά παραδείγματα χυχλωμάτων, η δεύτερη εργαστηριαχή άσχηση μας προσέφερε την ευχαιρία να εξασχηθούμε στα εξής: 1) Στη χρήση ιεραρχιχής σχεδίασης με top down ανάλυση λειτουργίας και bottom up υλοποίηση, όπου μιχρότερες μονάδες δομούνται σε κατώτερο ιεραρχικά επίπεδο και

ενώνονται σε ανώτερο για να συνθέσουν ένα μεγαλύτερο κύκλωμα. 2) Στη χρήση τόσο behavioral όσο και structural αρχιτεκτονικών. 3) Στην υλοποίηση σύγχρονων ακολουθιακών κυκλωμάτων (με ρολόι), και συγκεκριμένα FSM με συμπεριφορικό μοντέλο. 4) Στην περαιτέρω εξοικείωση με τη σύνταξη case statements και processes στη VHDL.

5 Παράρτημα - Κώδικας VHDL

5.1 4-bit CLA

```
entity CLA4 is
          Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
B : in STD_LOGIC_VECTOR (3 downto 0);
 3
                   Cin : in STD_LOGIC;
S : out STD_LOGIC_VECTOR (3 downto 0);
 4
                   C_3 : out STD_LOGIC);
     end CLA4;
     architecture Structural of CLA4 is
 8
               component CarryGP is
 9
          Port ( A : in STD_LOGIC;
10
                   B : in STD_LOGIC;
P : out STD_LOGIC
11
12
                   G : out STD_LOGIC);
13
14
                end component;
               component Sum is
15
16
          Port ( A : in
                             STD_LOGIC;
                             STD_LOGIC;
STD_LOGIC;
                   B : in
17
                   C : in
18
                   S : out STD_LOGIC);
19
               end component;
20
21
               component CarryLA is
          Port ( C : out STD_LOGIC_VECTOR (3 downto 0);
        Cin : in STD_LOGIC;
22
23
                   P: in STD_LOGIC_VECTOR (3 downto 0);
G: in STD_LOGIC_VECTOR (3 downto 0));
24
25
               end component;
26
27
               signal P, G
                                        : STD_LOGIC_VECTOR (3 downto 0);
               signal C
                                               : STD_LOGIC_VECTOR (2 downto 0);
28
29
               begin
                          CGPULoop : For j in 0 to 3 generate
30
                                    CGPU: CarryGP Port Map (A => A(j),
31
                                                                    B \Rightarrow B(j),
32
                                                                    P \Rightarrow P(j),
33
                                                                    G \Rightarrow G(\bar{j});
34
                          end generate;
35
                                                                   (Cin => Cin,
                          CLAU: CarryLA Port Map
36
                                                                              P \Rightarrow P
37
                                                                              G \Rightarrow G,
C(0) \Rightarrow C(0),
38
39
                                                                              C(1) => C(1),
40
                                                                              C(2) \implies C(2),
41
42
                          SumULoop: For j in 1 to 3 generate
43
44
                                    SumU: Sum Port Map
                                                                   (A \Rightarrow A(j),
                                                                   B => B(j),
45
                                                                    C \Rightarrow C(j-1),
46
                                                                    S \Rightarrow S(j);
47
                          end generate;
48
                                                                             (A \Rightarrow A(0),
                          SumUO: Sum Port Map
49
                                                                              B => B(0),
50
                                                                              C \Rightarrow Cin,
51
                                                                              S \Rightarrow S(0);
52
     end Structural;
             Carry Generate - Propagate Unit
     architecture Behavioral of CarryGP is
 2
               begin
                            <= A xor B;
 3
                          G \le A \text{ and } B;
     end Behavioral;
```

5.3 Carry Look Ahead Unit - Behavioral Example

```
architecture Behavioral of CarryLA is
 1
              begin
 2
                       C(0) \leftarrow G(0) or ( P(0) and Cin );

C(1) \leftarrow G(1) or (P(1) and G(0)) or ( P(1) and P(0) and Cin);

C(2) \leftarrow G(2) or (P(2) and G(1)) or ( P(2) and P(1) and G(0)) or
 3
 4
 5
                       (P(2) and P(1) and P(0) and Cin);

C(3) <= G(3) or (P(3) and G(2)) or (P(3) and P(2) and G(1)) or

(P(3) and P(2) and P(1) and G(0)) or
 6
                                  (P(3) and P(2) and P(1) and P(0) and Cin);
    end Behavioral;
10
            Sum Unit
     5.4
    architecture Behavioral of Sum is
 1
 2
              begin
                        S <= A xor B xor C;
 3
    end Behavioral;
            Carry Look Ahead Unit - Structural Example (Bonus)
    architecture Structural of CarryLA is
              component OrGate is
2
                                             STD_LOGIC;
In1 : in STD_LOGIC;
Out0 : out STD_LOGIC);
 3
                         Port (In0: in
 4
 5
              end component:
 6
              component AndGate is
 7
         Port ( In0 : in STD_LOGIC;
 8
                 In1 : in STD_LOGIC;
Out0 : out STD_LOGIC);
9
10
              end component;
11
12
              component Or3Gate is
                                             STD_LOGIC;
                        Port (In0: in
13
                                             In1 : in STD_LOGIC;
In2 : in STD_LOGIC;
14
15
                                             OutO : out STD_LOGIC);
16
              end component;
17
              component And3Gate is
18
         Port ( In0 : in STD_LOGIC;
19
                  In1 : in STD_LOGIC;
In2 : in
20
                                                STD_LOGIC;
21
                  Out0 : out STD_LOGIC);
22
23
              end component;
              component Or4Gate is
24
                        Port ( InVec : in STD_LOGIC_VECTOR (3 downto 0);
25
                                             OutO : out STD_LOGIC);
26
              end component;
27
              component And4Gate is
28
         Port ( InVec : in STD_LOGIC_VECTOR (3 downto 0);
29
                  OutO : out
                               STD_LOGIC);
30
              end component;
31
              component Or5Gate is
32
                        33
34
35
              end component;
              component And5Gate is
36
         37
                                STD_LOGIC);
38
39
              end component;
              signal Ponce : STD_LOGIC_VECTOR (3 downto 0);
40
              signal Ptwice : STD_LOGIC_VECTOR (2 downto 0);
41
              signal Pthree : STD_LOGIC_VECTOR (1 downto 0);
signal Pfour : STD_LOGIC;
42
43
              begin
-- All 2-input AND gates
AndULoop: For j in 1 to 3 generate
44
45
46
                        AndU1: AndGate Port Map (
                                                               In0 \Rightarrow P(j),
47
                                                                        In\tilde{1} \Rightarrow G(j-1),
48
                                                                        Out0 => Ponce(j)); -- Propagate once
49
              end generate;
50
              AndUO: AndGate Port Map (
                                                      In0 \Rightarrow P(0),
51
```

```
In1 \Rightarrow Cin,
52
                                                               Out0 => Ponce(0));
53
              -- All 3-input AND gates
54
              And3ULoop: For j in 2 to 3 generate
                                                                   And3U1: And3Gate Port Map (
56
57
                                                                         In2 => G(j-2),
58
                                                                         Out0 => Ptwice(j-1));
59
              end generate;
60
61
              And3U0: And3Gate Port Map (
                                                         In0 \Rightarrow P(1),
                                                               In1 \Rightarrow P(0),
62
                                                               In2 \Rightarrow Cin,
63
                                                               Out0 => Ptwice(0));
64
              -- All 4-input AND gates
65
              And4U1: And4Gate Port Map (
                                                         InVec(0 to 2) \Rightarrow P(1 to 3),
66
                                                               InVec(3) \Rightarrow G(0)
67
                                                               Out0 => Pthree(1));
68
                                                         InVec(0 to 2) \Rightarrow P(0 to 2),
              And4U0: And4Gate Port Map (
69
                                                               InVec(3) \Rightarrow Cin
70
                                                               Out0 => Pthree(0));
71
              -- 5-input AND gate
72
              And5U: And5Gate Port Map (
                                                        InVec(0 to 3) \Rightarrow P,
73
74
                                                     InVec(4) \Rightarrow Cin,
                                                     Out0 => Pfour);
75
              -- C_O calculation
76
              OrU:
                                               Port Map (In0 => Ponce(0),
77
                             OrGate
                                                               In1 \Rightarrow G(0)
78
                                                               Out0 => C(0));
79
              -- C_1 calculation
80
              Or3U:
                              Or3Gate
                                                  Port Map (In0 => Ponce(1),
81
                                                     In1 => Ptwice(0),
In2 => G(1),
82
83
                                                     Out0 \Rightarrow C(1));
84
85
               -- C_2 calculation
              Or4U: Or4Gate Port Map (
                                                     InVec(0) \Rightarrow Ponce(2),
86
                                                               InVec(1) => Ptwice(1),
87
                                                               InVec(2) => Pthree(0),
88
                                                               InVec(3) \Rightarrow G(2),
89
                                                               Out0 \Rightarrow C(2));
90
              -- C_3 calculation
91
              Or5U: Or5Gate Port Map (
                                                     InVec(0) \Rightarrow Ponce(3),
                                                               InVec(1) => Ptwice(2),
InVec(2) => Pthree(1),
93
94
                                                               InVec(3) => Pfour,
95
                                                                InVec(4) \Rightarrow G(3),
96
                                                               Out0 \Rightarrow C(3));
97
    end Structural:
98
           FSM
    5.6
    architecture Behavioral of Lab2FSM is
 1
 2
              Type state is (A, B, C);
              signal currentS, nextS: state;
 3
              begin
 4
 5
                        fsm_combi: process (currentS, InVec)
 6
                                  case currentS is
 7
                                                                                   "11111111";
if InVec = "001"
                                           when A =>
                                                                Out0 <=
 8
9
                                                                                   then nextS <= B;
elsif InVec = "010"
10
11
                                                                                           then nextS <= C;
12
                                                                                                   nextS <= A;
                                                                                   else
13
                                                                                   end if;
14
15
                                                                                   "11000011";
if InVec = "001"
                                            when B \Rightarrow
                                                                Out0 <=
16
17
                                                                                             then nextS <= C;
18
                                                                                   elsif InVec = "010"
19
                                                                                            then nextS <= A;
20
                                                                                                    nextS <= B;</pre>
21
                                                                                   else
22
                                                                                   end if;
23
                                            when C \Rightarrow
                                                                Out0 <=
                                                                                    "00111100";
24
```

```
if InVec = "001"
25
                                                                           then nextS <= A;
elsif InVec = "010"</pre>
26
27
                                                                                    then nextS <= B;
28
                                                                                          nextS <= C;</pre>
                                                                           else
29
                                                                           ersc
end if;
"11111111";
30
                                                                Out0 <=
                                        when others =>
31
32
                                                                                    nextS <= A;
                               end case;
33
                      end process;
34
                      fsm_synchr: process (Clk, Rst)
35
                               begin
36
                                        if (Rst = '1')
37
                                                then currentS <= A;
38
                                        elsif (rising_edge(Clk))
39
                                                then currentS <= nextS;
40
                                        end if;
41
                      end process;
42
    end Behavioral;
43
    5.7
           FSMtop
    architecture Structural of Lab2FSMTop is
1
2
             component singlepulsegen is
                     Port (
                                      clk
                                                             : in std_logic;
3
                                                                      : ĭn std_logic;
4
                                                rst
                                                input
                                                                : in std_logic;
5
                                                output
                                                                 : out std_logic);
6
             end component;
             component Lab2FSM is
8
                                             InVec : in STD_LOGIC_VECTOR (2 downto 0);
                     Port
9
                                                Clk : in STD_LOGIC;
Rst : in STD_LOGIC;
10
11
                                                Out0 : out STD_LOGIC_VECTOR (7 downto 0));
12
             end component;
13
                            PulseVec : STD_LOGIC_VECTOR (2 downto 0);
14
             signal
             begin
15
                      PulseLoop: For i in 0 to 2 generate
16
                              PulseGen : singlepulsegen Port Map (
17
                                                                           rst => Rst,
                                                                           input => InVec(i),
18
                                                                           clk => Clk,
19
                                                                           output => PulseVec(i));
20
                      end generate;
21
                                                                           InVec => PulseVec,
                      FSMU: Lab2FSM
22
                                                       Port Map (
23
                                                                           Clk
                                                                                       => Clk,
                                                                                       => Rst,
                                                                           Rst
24
                                                                           Out0
                                                                                        => Led);
25
    end Structural;
26
           CLA test bench
    5.8
       stim_proc: process
1
2
       begin
           wait for 50 ns;
3
                      for i in 0 to 15 loop -- loop that checks all possible input values
4
                               A <= STD_LOGIC_VECTOR (unsigned(A) + 1);
5
                               for j in 0 to i loop
                                       B <= STD_LOGIC_VECTOR (unsigned(B) + 1);</pre>
7
                                       wait for 50 ns;
8
9
                               end loop;
                      end loop;
10
           wait;
11
       end process;
12
```