ΗΡΥ203 Προχωρημένη Λογική Σχεδίαση 1η Εργαστηριακή Άσκηση

Ομάδα LAB20332002 Παντουράκης Μιχαήλ ΑΜ 2015030185 Τυχάλας Πέτρος ΑΜ 2015030169 Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Πολυτεχνείο Κρήτης

3 Μαρτίου 2017

1 Σκοπός Εργαστηριακής Άσκησης

Σημαντικός σκοπός του μαθήματος συνολικά αποτελεί η εκμάθηση του ιεραρχικού τρόπου σχεδίασης ψηφιακών συστημάτων. Στο πλαίσιο των εργαστηριακών ασκήσεων χρησιμοποιούνται τα προγραμματιζόμενα ολοκληρωμένα κυκλώματα FPGA, και πιο συγκεκριμένα το Basys 2 του κατασκευαστή Xilinx. Συνεπώς, η πρώτη στη σειρά εργαστηριακή άσκηση αποτελεί για τους φοιτητές μία εισαγωγή στη χρήση της γλώσσας περιγραφής υλικού VHDL, αλλά και του επίσημου εργαλείου σχεδίασης Xilinx ISE. Αυτό με τη σειρά του προσφέρει μία αυτοματοποιημένη πλατφόρμα σχεδιασμού συμπεριφορικού/δομικού μοντέλου κυκλωμάτων, προσομοίωσης της λειτουργίας τους και την περαιτέρω σύνθεση και υλοποίηση τους σε FPGA.


Στην παρούσα άσχηση λοιπόν χρησιμοποιούμε δύο πολύ απλά παραδείγματα χυχλωμάτων: 1) απλή υλοποίηση πυλών δύο εισόδων, 2) ιεραρχιχή υλοποίηση ενός πλήρους αθροιστή με χρήση ημιαθροιστών. Η ευχολία αυτών των δύο χυχλωμάτων επιτρέπει την άμεση εξοιχείωση με τη γλώσσα και το εργαλείο σχεδίασης, με τη δομιχή σχεδιαστιχή ροή και φυσικά με το ίδιο το ολοχληρωμένο χύχλωμα.

2 Προεργασία-Περιγραφή

Το Σχήμα 1 απειχονίζει το πρώτο ζητούμενο χύχλωμα της άσχησης και τις εξισώσεις που το περιγράφουν. Οι πύλες του πρώτου επιπέδου αντιστοιχούν πλήρως στη ζητούμενη λειτουργία της εχφώνησης, ενώ οι πύλες εξόδου AND επιτρέπουν την εμφάνιση του αποτελέσματος των πρώτων πυλών μόνο με το πάτημα των αντίστοιχων Buttons. Επιπλέον, τα leds 4 έως 5 συνδέονται απευθείας με τις δύο εισόδους. Αντίθετα, τα leds 6 και 7, τα οποία δίνονται ως έξοδοι στον πίναχα της εχφώνησης, δεν συμμετέχουν σε κάποια λειτουργία και επιλέξαμε να τα χρατήσουμε σβηστά.


Στο Σχήμα 2 παρουσιάζουμε το block diagram και τις αντίστοιχες εξισώσεις της υλοποίησης ενός πλήρους αθροιστή (full adder) με τη χρήση ημιαθροιστών (half adders). Όπως ζητήθηκε από τις προδιαγραφές της άσκησης, ο πλήρης αθροιστής δέχεται τρεις 1-bit εισόδους (IN0...IN2), και παρέχει ως έξοδο 2 bit, δηλαδή το Sum και το Carry (στα Led(0) και Led(1) αντίστοιχα).

Για την καλύτερή εξάσκησή μας για τα επόμενα εργαστήρια, χρησιμοποιήσαμε δομικό τρόπο σχεδίασης (structural design) για την υλοποίηση και των δύο κυκλωμάτων. Συγκεκριμένα, για κάθε πύλη (AND, NOT, NOR, XOR, OR) δημιουργήσαμε ξεχωριστό module και entity, και ορίσαμε τη λειτουργία τους με behavioural architecture. Αυτές χρησίμευσαν ως δομικές μονάδες για την σύνθεση των ανώτερων ιεραρχικά μονάδων: Half Adder και Full Adder. Ως παράδειγμα αυτού του τρόπου σχεδίασης στο παράρτημα παραθέτουμε τους κώδικες (entity-architecture) για τον πλήρη αθροιστή.




$$\begin{array}{ll} \operatorname{Led}(0) = \operatorname{IN0} \cdot \operatorname{IN1} \cdot \operatorname{Btn0} & \operatorname{Led}(3) = \overline{\operatorname{IN0}} \cdot \operatorname{Btn3} \\ \operatorname{Led}(1) = (\operatorname{IN0} \oplus \operatorname{IN1}) \cdot \operatorname{Btn1} & \operatorname{Led}(4) = \operatorname{IN0} \\ \operatorname{Led}(2) = \overline{(\operatorname{IN0} + \operatorname{IN1})} \cdot \operatorname{Btn2} & \operatorname{Led}(5) = \operatorname{IN1} \end{array}$$


 Σ χήμα 1: Λογικό διάγραμμα σε επίπεδο πυλών και οι αντίστοιχες εξισώσεις του κυκλώματος 1.



 Σ χήμα 2: Block diagram και οι αντίστοιχες εξισώσεις του 1-bit full adder, δομημένος με δύο half adders και μία πύλη OR



Σχήμα 3: Διάγραμμα χρονισμού προσομοίωσης της λειτουργίας του χυχλώματος 1 για όλες τις πιθανές περιπτώσεις.



Σχήμα 4: Διάγραμμα χρονισμού προσομοίωσης της λειτουργίας του Full Adder για όλες τις πιθανές περιπτώσεις. Το S και C αντιστοιχούν στο Led(0) και Led(1) αντίστοιχα.

3 Κυματομορφές-Προσομοίωση

Μετά την υλοποίηση των παραπάνω κυκλωμάτων σε κώδικα VHDL, προχωρήσαμε στη δημιουργία κώδικα test bench για τον έλεγχο της ορθής λειτουργίας τους μέσω προσομοίωσης του δομικού τους μοντέλου. Και στις δύο περιπτώσεις η προσομοίωση παρήγαγε τα αναμενόμενα αποτελέσματα.

Ειδικότερα, στο Σχήμα 3 παραθέτουμε την κυματομορφή της προσομοίωσης του κυκλώματος 1. Η συγκεκριμένη προσομοίωση καλύπτει όλες τις δυνατές περιπτώσεις, καθώς η ένδειξη κάθε led αντιστοιχεί αποκλειστικά στην έξοδο μίας πύλης του πρώτου επιπέδου (όταν φυσικά τα buttons είναι ενεργά). Επομένως, έως τα 400 ns που τα buttons δεν είναι πατημένα, τα λιγότερο σημαντικά ψηφία (leds) είναι 0000. Μετά τα 400 ns, όλα τα buttons ενεργοποιούνται και μπορούμε να δούμε τα λογικά αποτελέσματα της ΝΟΤ (400-500 και μετά τα 700 ns), της ΧΟR (400-500 και 600-700 ns), ths AND (500-600 ns), και της NOR (700 ns και μετά). Από την άλλη πλευρά, το πέμπτο και έκτο ψηφίο ενεργοποιούνται αναμενόμενα όταν τα In0 και In1 είναι ενεργά αντίστοιχα (ανεξαρτήτως button).

Τέλος, όσον αφορά την προσομοίωση του πλήρους αθροιστή, η παραγόμενη κυματομορφή (Σχήμα 4) παρουσιάζει όλες τις δυνατές περιπτώσεις πρόσθεσης τριών 1 bit ψηφίων (με χρονική σειρά, το + συμβολίζει εδώ αριθμητική πράξη): α) 0+0+0=00, β) 0+0+1=01, γ) 0+1+0=01, δ) 0+1+1=10, ε) 1+0+0=01, στ) 1+0+1=10, ζ) 1+1+0=10, και η) 1+1+1=11).

4 Συμπεράσματα

Η παρούσα εργαστηριαχή άσχηση προσέφερε μία πρώτη πραχτιχή εξοιχείωση τόσο με τη γλώσσα VHDL όσο και με τη σχεδιαστιχή ροή χυκλωμάτων μέσω του εργαλείου Xilinx ISE. Στηριζόμενοι σε δύο πολύ απλά παραδείγματα χυκλωμάτων, είχαμε την ευχαιρία να εξασχηθούμε στο δομιχό τρόπο σχεδίασης χυκλωμάτων, χρησιμοποιώντας και συνδέοντας κατάλληλα ιεραρχιχά κατώτερες μονάδες για την σύνθεση μεγαλύτερων σε ανώτερο ιεραρχιχά επίπεδο. Επιπλέον, εξοιχειωθήχαμε με τη χρήση προσομοίωσης του συμπεριφοριχού/δομιχού μοντέλου και την ανάγνωση των αντίστοιχων διαγραμμάτων χρονισμού. Τέλος, γνωρίσαμε μέσω του Xilinx ISE και την υπόλοιπη αλληλουχία διαδιχασιών (Translation, Map, Place and Route) έως τη δημιουργία του αρχείου .bit και τη φόρτωσή του στην FPGA Basys 2.

5 Παράρτημα - Κώδικας VHDL

5.1 Full Adder

26

end Structural;

```
entity FullAdder is
 1
                            STD_LOGIC;
STD_LOGIC;
STD_LOGIC;
         Port (In0: in
 2
                 In1 : in
In2 : in
3
 4
                 S : out STD_LOGIC;
                  C : out STD_LOGIC);
    end FullAdder;
 8
    architecture Structural of FullAdder is
9
             signal HAO_C, HAO_S, HA1_C: STD_LOGIC;
10
11
              component OrGate is
12
                                In0 : in STD_LOGIC;
In1 : in STD_LOGIC;
Out0 : out STD_LOGIC);
13
                      Port(
14
15
             end component;
16
17
18
              component HalfAdder is
                      Port ( In0 : in In1 : in
                                           STD_LOGIC;
STD_LOGIC;
19
20
                                S : out STD_LOGIC;
21
                                С
                                         STD_LOGIC);
22
                                  : out
              end component;
23
24
             {\tt begin}
25
                       HAO: HalfAdder Port Map (InO => InO,
26
                                                   27
                                                   S => HAO_S
28
                                                   C \Rightarrow HAO_C);
29
30
                       HA1: HalfAdder Port Map (In0 => In2,
31
                                                   In1 => HAO_S,
S => S,
32
33
                                                   C \Rightarrow HA1_C;
34
35
                       OrO: OrGate Port Map (InO => HA1_C, In1 => HA0_C,
36
37
                                                   Out0 => C);
38
39
    end Structural;
40
          Half Adder
    5.2
    entity HalfAdder is
 1
         Port (In0: in
                            STD_LOGIC;
 2
                 In1 : in
                            STD_LOGIC;
                 S : out STD_LOGIC;
C : out STD_LOGIC);
 4
 5
    end HalfAdder;
 6
    architecture Structural of HalfAdder is
             component AndGate is
9
                                     (InO : in STD_LOGIC;
10
                      Port
                                     In1 : in STD_LOGIC;
11
                                     Out0 : out STD_LOGIC);
12
              end component;
13
              component XorGate is
14
                      Port
                                     (InO : in STD_LOGIC;
15
                                     In1 : in STD_LOGIC;
16
                                     Out0 : out STD_LOGIC);
17
              end component;
18
             begin
19
                       20
21
                                                   Out0 => S);
22
23
                       AndU: AndGate Port Map (InO => InO,
24
                                                   In1 => In1,
25
                                                   Out0 => C);
```