

ΗΡΥ203 Προχωρημένη Λογική Σχεδίαση

2η Εργαστηριακή Άσκηση

Ομάδα LAB20332002
Παντουράκης Μιχαήλ AM 2015030185
Τυχάλας Πέτρος AM 2015030169
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Πολυτεχνείο Κρήτης

26 Μαρτίου 2017

1 Σκοπός Εργαστηριακής Άσκησης

Η δεύτερη εργαστηριακή άσκηση συνεχίζει την εξοικείωση των φοιτητών στη γλώσσα VHDL, με το σχεδιασμό δομικών μονάδων με behavioral τρόπο και την μετέπειτα χρήση τους για την ιεραρχική σχεδίαση μεγαλύτερων κυκλωμάτων. Για το σκοπό αυτό η άσκηση ζητά την υλοποίηση δύο κυκλωμάτων: 1) ενός 4-bit αθροιστή Carry Look Ahead (CLA), ο οποίος αποτελεί ένα πρώτο παράδειγμα top-down ανάλυσης κυκλώματος και στη συνέχεια bottom-up υλοποίησής του με μικρότερες δομικές μονάδες, και 2) μιας μηχανής πεπερασμένων καταστάσεων, η οποία και αποτελεί χαρακτηριστικό παράδειγμα χρήσης του ρολογιού, των processes και case statements για σύγχρονα ακολουθιακά κυκλώματα.

2 Προεργασία-Περιγραφή

Η προεργασία της παρούσας άσκησης αφορούσε μόνο την συγγραφή του αντίστοιχου κώδικα σε VHDL, καθώς η ανάλυση και σχεδίαση των κυκλωμάτων με τα αντίστοιχα block diagrams έχουν ήδη δοθεί από την εκφώνηση της άσκησης.

2.1 4-bit CLA

Στο Παράρτημα 5.1 παρουσιάζουμε τον top module κώδικα του CLA. Σε αυτόν φαίνεται ξεκάθαρα η ιεραρχική σχεδίασή του με units τριών ειδών: τα Carry Generate-Propagate (CarryGP), Carry Look Ahead (CarryLA), Sum. Ειδικά στην υλοποίησή μας, αντί για μία 4-bit μονάδα CarryGP και Sum, στο top module χρησιμοποιήσαμε τέσσερα αντίγραφα των Sum και CarryGP, ένα για κάθε bit. Εναλλακτικά θα μπορούσαμε τα for-generate statements να τα χρησιμοποιήσουμε σε κατώτερο ιεραρχικά επίπεδα (δηλαδή σε άλλο αρχείο), όπου δηλαδή θα ορίζαμε τις αντίστοιχες 4-bit μονάδες και να χρησιμοποιήσουμε αυτές στο top module, χωρίς όμως να άλλαζε κάτι στη λειτουργία του τελικού μας κυκλώματος.

Περιγράφοντας τώρα τη λειτουργία του CLA, τα CarryGP (Παράρτημα 5.2) είναι υπεύθυνα για τον έλεγχο (και παραγωγή των αντίστοιχων σημάτων) δημιουργίας κρατούμενου στο εκάστοτε bit ή διάδοσης κρατούμενου που δημιουργήθηκε σε προηγούμενο bit. Με τη σειρά του, το CarryLA (Παράρτημα 5.3), έχοντας ως είσοδο τα generate και propagate σήματα των CarryGP και του κρατούμενου εισόδου, υπολογίζει ταυτόχρονα τα κρατούμενα της πρόσθεσης σε κάθε bit. Με βάση τα κρατούμενα και τους τελειστέους, γίνεται ο τελικός υπολογισμός του αθροίσματος σε κάθε bit από τις μονάδες Sum (Παράρτημα 5.4).

Ως υποσημείωση να τονίσουμε ότι για επιπλέον εξάσκηση στη VHDL, υλοποιήσαμε τις υπομονάδες του CLA τόσο με behavioural όσο και με structural αρχιτεκτονική. Για χάριν συντομίας, εδώ παραθέτουμε μόνο το CarryLA unit με ιεραρχική περιγραφή (Παράρτημα 5.5), όπου χρησιμοποιήθηκαν πύλες AND και OR πολλαπλών εισόδων, οι οποίες και αυτές με τη σειρά τους είχαν υλοποιηθεί ιεραρχικά από πύλες δύο εισόδων χρησιμοποιώντας δενδρική τοπολογία (tree topology).


2.2 FSM

Στο Παράρτημα 5.6 παραθέτουμε τον behavioral κώδικα της ζητούμενης Moore FSM τριών καταστάσεων. Στο case statement φαίνονται ποιες είναι οι μεταβάσεις από το τωρινό (currentS) στο επόμενο (nextS) state, ανάλογα με το ποιο button από τα τρία της εισόδου είναι πατημένο (σήμα στο 1). Σε κάθε when επιπροσθέτως ορίζουμε και την έξοδο που στη συγκεκριμένη άσκηση αντιστοιχεί στα 8 leds του basys 2. Τέλος, ορίζουμε ότι η FSM εκκινεί από την κατάσταση A (κάτι που εξασφαλίζει και το when others), ενώ σε περίπτωση μη πατήματος κουμπιού (όπως και για το κουμπί 2) θεωρούμε ότι δεν αλλάζει κατάσταση.

Όπως ζητήθηκε κατά την εκτέλεση της άσκησης, αυτή η FSM έγινε instantiate και συνδέθηκε σε top module (Παράρτημα 5.7) με μία γεννήτρια παλμών διάρκειας ενός κύκλου (στην ουσία και αυτή μία FSM), η οποία και μεσολαβούσε μεταξύ εισόδων (κουμπιών) και FSM για την αποφυγή εισαγωγής σήματος διάρκειας πολλών κύκλων στην FSM (λόγω φυσικών περιορισμών του πατήματος κουμπιών απέναντι στη μεγάλη συχνότητα ρολογιού).

3 Κυματομορφές-Προσομοίωση


Μετά την υλοποίηση των παραπάνω κυκλωμάτων, προχωρήσαμε στη δημιουργία κώδικα test bench για τον έλεγχο της ορθής λειτουργίας τους μέσω προσομοίωσης. Και στις δύο περιπτώσεις η προσομοίωση παρήγαγε τα αναμενόμενα αποτελέσματα.



Σχήμα 1: Τμήμα του διαγράμματος χρονισμού προσομοίωσης της λειτουργίας του CLA για όλες τις πιθανές περιπτώσεις.

Ειδικότερα, στο Σχήμα 1 παραθέτουμε την κυματομορφή της προσομοίωσης του CLA. Στη συγκεκριμένη προσομοίωση καλύψαμε όλες τις δυνατές περιπτώσεις πρόσθεσης με ένα for loop, όπως φαίνεται και από το αντίστοιχο process του test bench (Παράρτημα 5.8). Στα κυκλωμένα παραδείγματα (από δεξιά προς τα αριστερά) φαίνονται τα αποτελέσματα των προσθέσεων $0001+0001=0010$ με μηδενικό κρατούμενο εξόδου και $0101+1101=0010$ με κρατούμενο εξόδου 1.

Στο Σχήμα 2 παρουσιάζουμε αντίστοιχα τα αποτελέσματα της προσομοίωσης της FSM. Περιγράφοντας τα κυκλωμένα σημεία με χρονική σειρά, βλέπουμε ότι το πάτημα του πρώτου button δημιουργεί ένα παλμό εισόδου (τελευταίο διάνυσμα invec) στην επόμενη θετική ακμή του ρολογιού (και όχι νωρίτερα). Με τη σειρά του ο παλμός εισόδου διαρκεί αναμενόμενα ένα κύκλο ρολογιού και οδηγεί σε αλλαγή κατάστασης (από A σε B, με τα μεσαία leds να σβήνουν) στην αμέσως επόμενη θετική ακμή. Παρόμοια λειτουργούν και τα υπόλοιπα κουμπιά, με το τρίτο να μην επηρεάζει την κατάσταση της FSM και το δεύτερο να κάνει τη μεταβολή από C σε B (όπου αλλάζουν όλα τα leds). Τέλος βλέπουμε και τη λειτουργία του Reset που οδηγεί στην κατάσταση A ανεξαρτήτως κατάστασης ή άλλων εισόδων.



Σχήμα 2: Διάγραμμα χρονισμού προσομοίωσης της λειτουργίας της FSM για τις περιπτώσεις πατήματος του Button 1 (πρώτο σήμα InVec(0)), Button 3 (InVec(2)), Button 2 (InVec(1)), Reset (κυκλωμένες από αριστερά προς δεξιά).

4 Συμπεράσματα

Στηριζόμενη ξανά σε απλά παραδείγματα κυκλωμάτων, η δεύτερη εργαστηριακή άσκηση μας προσέφερε την ευκαιρία να εξασκηθούμε στα εξής: 1) Στη χρήση ιεραρχικής σχεδίασης με top down ανάλυση λειτουργίας και bottom up υλοποίηση, όπου μικρότερες μονάδες δομούνται σε κατώτερο ιεραρχικά επίπεδο και

ενώνονται σε ανώτερο για να συνθέσουν ένα μεγαλύτερο κύκλωμα. 2) Στη χρήση τόσο behavioral όσο και structural αρχιτεκτονικών. 3) Στην υλοποίηση σύγχρονων ακολουθιακών κυκλωμάτων (με ρολόι), και συγκεκριμένα FSM με συμπεριφορικό μοντέλο. 4) Στην περαιτέρω εξοικείωση με τη σύνταξη case statements και processes στη VHDL.

5 Παράρτημα - Κώδικας VHDL

5.1 4-bit CLA

```

1  entity CLA4 is
2      Port ( A : in  STD_LOGIC_VECTOR (3 downto 0);
3            B : in  STD_LOGIC_VECTOR (3 downto 0);
4            Cin : in  STD_LOGIC;
5            S : out STD_LOGIC_VECTOR (3 downto 0);
6            C_3 : out STD_LOGIC);
7  end CLA4;
8  architecture Structural of CLA4 is
9      component CarryGP is
10         Port ( A : in  STD_LOGIC;
11               B : in  STD_LOGIC;
12               P : out STD_LOGIC;
13               G : out STD_LOGIC);
14         end component;
15         component Sum is
16         Port ( A : in  STD_LOGIC;
17               B : in  STD_LOGIC;
18               C : in  STD_LOGIC;
19               S : out STD_LOGIC);
20         end component;
21         component CarryLA is
22         Port ( C : out STD_LOGIC_VECTOR (3 downto 0);
23               Cin : in  STD_LOGIC;
24               P : in  STD_LOGIC_VECTOR (3 downto 0);
25               G : in  STD_LOGIC_VECTOR (3 downto 0));
26         end component;
27         signal P, G          : STD_LOGIC_VECTOR (3 downto 0);
28         signal C              : STD_LOGIC_VECTOR (2 downto 0);
29         begin
30             CGPULoop : For j in 0 to 3 generate
31                 CGPU: CarryGP Port Map (A => A(j),
32                                         B => B(j),
33                                         P => P(j),
34                                         G => G(j));
35             end generate;
36             CLAU: CarryLA Port Map      (Cin => Cin,
37                                         P => P,
38                                         G => G,
39                                         C(0) => C(0),
40                                         C(1) => C(1),
41                                         C(2) => C(2),
42                                         C(3) => C_3);
43             SumULoop : For j in 1 to 3 generate
44                 SumU: Sum Port Map      (A => A(j),
45                                         B => B(j),
46                                         C => C(j-1),
47                                         S => S(j));
48             end generate;
49             SumU0: Sum Port Map          (A => A(0),
50                                         B => B(0),
51                                         C => Cin,
52                                         S => S(0));
53         end Structural;

```

5.2 Carry Generate - Propagate Unit

```

1  architecture Behavioral of CarryGP is
2      begin
3          P <= A xor B;
4          G <= A and B;
5      end Behavioral;

```

5.3 Carry Look Ahead Unit - Behavioral Example

```
1 architecture Behavioral of CarryLA is
2     begin
3         C(0) <= G(0) or ( P(0) and Cin );
4         C(1) <= G(1) or (P(1) and G(0)) or ( P(1) and P(0) and Cin);
5         C(2) <= G(2) or (P(2) and G(1)) or ( P(2) and P(1) and G(0)) or
6             ( P(2) and P(1) and P(0) and Cin);
7         C(3) <= G(3) or (P(3) and G(2)) or ( P(3) and P(2) and G(1)) or
8             (P(3) and P(2) and P(1) and G(0)) or
9             ( P(3) and P(2) and P(1) and P(0) and Cin);
10    end Behavioral;
```

5.4 Sum Unit

```
1 architecture Behavioral of Sum is
2     begin
3         S <= A xor B xor C;
4    end Behavioral;
```

5.5 Carry Look Ahead Unit - Structural Example (Bonus)

```
1 architecture Structural of CarryLA is
2     component OrGate is
3         Port ( In0 : in  STD_LOGIC;
4               In1 : in  STD_LOGIC;
5               Out0 : out STD_LOGIC);
6     end component;
7     component AndGate is
8     Port ( In0 : in  STD_LOGIC;
9           In1 : in  STD_LOGIC;
10          Out0 : out STD_LOGIC);
11    end component;
12    component Or3Gate is
13        Port ( In0 : in  STD_LOGIC;
14              In1 : in  STD_LOGIC;
15              In2 : in  STD_LOGIC;
16              Out0 : out STD_LOGIC);
17    end component;
18    component And3Gate is
19    Port ( In0 : in  STD_LOGIC;
20          In1 : in  STD_LOGIC;
21          In2 : in  STD_LOGIC;
22          Out0 : out STD_LOGIC);
23    end component;
24    component Or4Gate is
25        Port ( InVec : in  STD_LOGIC_VECTOR (3 downto 0);
26              Out0 : out STD_LOGIC);
27    end component;
28    component And4Gate is
29    Port ( InVec : in  STD_LOGIC_VECTOR (3 downto 0);
30          Out0 : out STD_LOGIC);
31    end component;
32    component Or5Gate is
33        Port ( InVec : in  STD_LOGIC_VECTOR (4 downto 0);
34              Out0 : out STD_LOGIC);
35    end component;
36    component And5Gate is
37    Port ( InVec : in  STD_LOGIC_VECTOR (4 downto 0);
38          Out0 : out STD_LOGIC);
39    end component;
40    signal Ponce : STD_LOGIC_VECTOR (3 downto 0);
41    signal Ptwice : STD_LOGIC_VECTOR (2 downto 0);
42    signal Pthree : STD_LOGIC_VECTOR (1 downto 0);
43    signal Pfour : STD_LOGIC;
44    begin
45        -- All 2-input AND gates
46        AndULoop : For j in 1 to 3 generate
47            AndU1: AndGate Port Map (          In0 => P(j),
48                                           In1 => G(j-1),
49                                           Out0 => Ponce(j)); -- Propagate once
50        end generate;
51        AndU0: AndGate Port Map (          In0 => P(0),
```

```

52                                     In1 => Cin,
53                                     Out0 => Ponce(0));
54 -- All 3-input AND gates
55 And3ULoop : For j in 2 to 3 generate
56     And3U1: And3Gate Port Map (      In0 => P(j),
57                                     In1 => P(j-1),
58                                     In2 => G(j-2),
59                                     Out0 => Ptwice(j-1));
60 end generate;
61 And3U0: And3Gate Port Map (      In0 => P(1),
62                                     In1 => P(0),
63                                     In2 => Cin,
64                                     Out0 => Ptwice(0));
65 -- All 4-input AND gates
66 And4U1: And4Gate Port Map (      InVec(0 to 2) => P(1 to 3),
67                                     InVec(3) => G(0),
68                                     Out0 => Pthree(1));
69 And4U0: And4Gate Port Map (      InVec(0 to 2) => P(0 to 2),
70                                     InVec(3) => Cin,
71                                     Out0 => Pthree(0));
72 -- 5-input AND gate
73 And5U: And5Gate Port Map (      InVec(0 to 3) => P,
74                                     InVec(4) => Cin,
75                                     Out0 => Pfour);
76 -- C_0 calculation
77 OrU:      OrGate      Port Map (In0 => Ponce(0),
78                                     In1 => G(0),
79                                     Out0 => C(0));
80 -- C_1 calculation
81 Or3U:      Or3Gate      Port Map (In0 => Ponce(1),
82                                     In1 => Ptwice(0),
83                                     In2 => G(1),
84                                     Out0 => C(1));
85 -- C_2 calculation
86 Or4U: Or4Gate Port Map (      InVec(0) => Ponce(2),
87                                     InVec(1) => Ptwice(1),
88                                     InVec(2) => Pthree(0),
89                                     InVec(3) => G(2),
90                                     Out0 => C(2));
91 -- C_3 calculation
92 Or5U: Or5Gate Port Map (      InVec(0) => Ponce(3),
93                                     InVec(1) => Ptwice(2),
94                                     InVec(2) => Pthree(1),
95                                     InVec(3) => Pfour,
96                                     InVec(4) => G(3),
97                                     Out0 => C(3));
98 end Structural;

```

5.6 FSM

```

1 architecture Behavioral of Lab2FSM is
2     Type state is (A, B, C);
3     signal currentS, nextS: state;
4     begin
5         fsm_combi: process (currentS, InVec)
6             begin
7                 case currentS is
8                     when A =>      Out0 <=      "11111111";
9                                     if InVec = "001"
10                                         then nextS <= B;
11                                     elsif InVec = "010"
12                                         then nextS <= C;
13                                     else
14                                         nextS <= A;
15                                     end if;
16                     when B =>      Out0 <=      "11000011";
17                                     if InVec = "001"
18                                         then nextS <= C;
19                                     elsif InVec = "010"
20                                         then nextS <= A;
21                                     else
22                                         nextS <= B;
23                                     end if;
24                     when C =>      Out0 <=      "00111100";

```

```

25                                     if InVec = "001"
26                                         then nextS <= A;
27                                     elsif InVec = "010"
28                                         then nextS <= B;
29                                     else
30                                         nextS <= C;
31                                     end if;
32                                     when others => Out0 <= "11111111";
33                                         nextS <= A;
34                                     end case;
35     end process;
36     fsm_synchr: process (Clk, Rst)
37     begin
38         if (Rst = '1')
39             then currentS <= A;
40         elsif (rising_edge(Clk))
41             then currentS <= nextS;
42         end if;
43     end process;
end Behavioral;

```

5.7 FSMtop

```

1  architecture Structural of Lab2FSMTop is
2      component singlepulsegen is
3          Port (
4              clk          : in std_logic;
5              rst          : in std_logic;
6              input        : in std_logic;
7              output       : out std_logic);
8      end component;
9      component Lab2FSM is
10         Port (
11             InVec : in  STD_LOGIC_VECTOR (2 downto 0);
12             Clk   : in  STD_LOGIC;
13             Rst   : in  STD_LOGIC;
14             Out0  : out STD_LOGIC_VECTOR (7 downto 0));
15     end component;
16     signal PulseVec : STD_LOGIC_VECTOR (2 downto 0);
17     begin
18         PulseLoop : For i in 0 to 2 generate
19             PulseGen : singlepulsegen Port Map (
20                 rst => Rst,
21                 input => InVec(i),
22                 clk => Clk,
23                 output => PulseVec(i));
24         end generate;
25         FSMU : Lab2FSM Port Map (
26             InVec => PulseVec,
27             Clk   => Clk,
28             Rst   => Rst,
29             Out0  => Led);
30     end Structural;

```

5.8 CLA test bench

```

1  stim_proc: process
2  begin
3      wait for 50 ns;
4      for i in 0 to 15 loop -- loop that checks all possible input values
5          A <= STD_LOGIC_VECTOR (unsigned(A) + 1);
6          for j in 0 to i loop
7              B <= STD_LOGIC_VECTOR (unsigned(B) + 1);
8              wait for 50 ns;
9          end loop;
10     end loop;
11     wait;
12 end process;

```