Προηγμένη Αρχιτεκτονική Υπολογιστών


Δυναμική Δρομολόγηση Εντολών (Dynamic Pipeline Scheduling)

Νεκτάριος Κοζύρης & Διονύσης Πνευματικάτος {nkoziris,pnevmati}@cslab.ece.ntua.gr

7ο εξάμηνο ΣΗΜΜΥ – Ακαδημαϊκό Έτος: 2019-20 http://www.cslab.ece.ntua.gr/courses/advcomparch/

1

Τεχνικές βελτίωσης του CPI



Εξαρτήσεις Δεδομένων και Κίνδυνοι (Hazards)

Η J είναι data dependent από την I:
 Η J προσπαθεί να διαβάσει τον source operand πριν τον γράψει η I

I: add r1,r2,r3 J: sub r4,r1,r3

- · Πραγματικές εξαρτήσεις (True Dependences)
- Ροή πληροφορίας (τιμές δεδομένων)
- · Προκαλούν κινδύνους Read After Write (RAW) στο pipeline

Name Dependences, (1): Anti-dependences

- Name dependences: όταν 2 εντολές χρησιμοποιούν τον ίδιο καταχωρητή ή θέση μνήμης ("name"), χωρίς όμως να υπάρχει πραγματική ροή δεδομένων μεταξύ τους
- Anti-dependence: η J γράφει τον r1 πριν τον διαβάσει η I

I: sub r4,r1,r3

J: add r1,r2,r3

K: mul r6,r1,r7

Προκαλούν Write After Read (WAR) hazards στο pipeline

Name Dependences, (2): Output dependences

• Output dependence: η J γράφει τον r1 πριν τον γράψει η I

I: sub r1,r4,r3 J: add r1,r2,r3 K: mul r6,r1,r7

Προκαλούν Write After Write (WAW) hazards στο pipeline

Εξαρτήσεις Δεδομένων και Hazards

- Οι εξαρτήσεις είναι ιδιότητα των προγραμμάτων
- Η παρουσία μιας εξάρτησης υποδηλώνει την πιθανότητα εμφάνισης κινδύνου, αλλά το αν θα συμβεί πραγματικά ο κίνδυνος, και το πόση καθυστέρηση θα εισάγει, είναι χαρακτηριστικό της pipeline
- Η σημασία των εξαρτήσεων δεδομένων
 - 1) υποδηλώνουν την πιθανότητα για hazards
 - 2) καθορίζουν τη σειρά σύμφωνα με την οποία πρέπει να υπολογιστούν τα δεδομένα
 - 3) θέτουν ένα άνω όριο στον παραλληλισμό που μπορούμε να εκμεταλλευτούμε

ILP και Data Hazards

- Εξαιτίας των εξαρτήσεων πρέπει να διατηρούμε τη "σειρά του προγράμματος" (Program order)
- σειρά προγράμματος: η σειρά με την οποία θα εκτελούνταν οι εντολές, αν επεξεργάζονταν σειριακά, μία κάθε φορά, όπως υπαγορεύεται από τον πηγαίο κώδικα του προγράμματος
- σκοπός HW/SW: να εκμεταλλευτούν τον παραλληλισμό, διατηρώντας τη σειρά προγράμματος αποτρέποντας όποια αλλαγή θα μπορούσε να επηρεάσει το αποτέλεσμα του προγράμματος

7

Δυναμική δρομολόγηση εντολών (1)

```
DIVD F0,F2,F4
ADDD F10,F0,F8
SUBD F12,F8,F14
```

- dependence μεταξύ DIVD και ADDD
- Καμμία εξάρτηση για το SUBD. Γιατί να περιμένει πίσω από το ADDD;

Ισοδύναμος κώδικας

```
DIVD F0,F2,F4
SUBD F12,F8,F14
ADDD F10,F0,F8
```

- Dynamic Scheduling: Αλλαγή της σειράς εκτέλεσης εντολών (out-of-order execution) στο υλικό κατά την εκτέλεση (runtime). Προϋποθέσεις:
 - διασφάλιση σωστής ροής δεδομένων
 - διασφάλιση σωστών εξαιρέσεων exceptions

Δυναμική δρομολόγηση εντολών (2)

Γιατί Δυναμική Δρομολόγηση;

- Μπορεί να διαχειριστεί περιπτώσεις όπου οι εξαρτήσεις δεν είναι γνωστές κατά το compile time (π.χ., λόγω έμμεσων αναφορών σε θέσεις μνήμης)
- Απλοποιεί τη λειτουργικότητα του compiler
- Επιτρέπει την αποδοτική εκτέλεση του προγράμματος, ανεξαρτήτως του pipeline για το οποίο μεταγλωττίστηκε και βελτιστοποιήθηκε αυτό
- Κάνει δυνατή την υποθετική εκτέλεση εντολών (εικασία, speculative execution)

Δυναμική δρομολόγηση εντολών (3)

- Χαρακτηριστικά:
 - in-order instruction issue
 - out-of-order execution
 - out-of-order completion
- Η κλασική βαθμίδα ID του 5-stage pipeline χωρίζεται σε 2 «βήματα»
 - Εκδοση (Issue): Αποκωδικοποίηση εντολών και έλεγχος για δομικούς κινδύνους (in order issue)
 - Read Operands: Διάβασμα των τελεσταίων όταν δεν υπάρχουν κίνδυνοι δεδομένων (οι εντολές κάνουν stall ή bypass - εδώ εντολές μπορεί να προσπεράσουν άλλεςμπαίνουν σε οοο execution)

10

Προβλήματα στην δυναμική δρομολόγηση εντολών

Πιθανότητα για WAR και WAW hazards

```
1.DIVD F0,F2,F4
2.ADDD F6,F0,F8
3.SUBD F8,F10,F14
4.MULD F6,F10,F8
```

- antidependence: (2) -> (3)
 - αν το SUBD εκτελεστεί πρώτο δημιουργείται WAR
- output dependence: (2) -> (4)
 - αν εκτελεστεί πρώτα το MULD δημιουργείται WAW

11

Δυναμική δρομολόγηση εντολών

Scoreboard


- 1963 για το CDC6600, έλεγχος με μια κεντρική δομή (scoreboard)
- Αντιμετώπιση κινδύνων WAR
 - » Stall WB μέχρι να διαβαστούν οι registers
 - » Διάβασμα καταχωρητών στο στάδιο Read Operands
- Αντιμετώπιση κινδύνων WAW
 - » Αναγνώριση κινδύνου και αποφυγή έκδοσης εντολής (stall)
- Tomasulo's algorithm
 - 1966 για το IBM360/91
 - Επίλυση WAR και WAW hazards με χρήση μετονομασίας καταχωρητών (register renaming)
 - Πιο αποδοτική τεχνική

Παράδειγμα Register Renaming

DIV.D F0,F2,F4
ADD.D F6,F0,F8
S.D F6,0 R1)
SUB.D F3,F10,F14
MUL.D F6,F10,F8



DIV.D F0,F2,F4
ADD.D F6,F0,F8
S.D F6,0(R1)
SUB.D T,F10,F14
MUL.D F6,F10,T




Αλγόριθμος Tomasulo

- Reservation Stations (RS)
 - Αποθηκεύουν τους operands των εντολών που περιμένουν να εκτελεστούν
 - Κατανεμημένα μαζί με τα Functional Units (FUs)
- Οι source registers κάθε εντολής αντικαθίστανται με το όνομα του κατάλληλου RS, το οποίο θα της παράσχει το απαιτούμενο input register renaming
 - Αποφυγή WAR, WAW hazards
 - Περισσότερα RS από πραγματικούς registers διασφαλίζουν την αποφυγή κινδύνων εξαιτίας name dependences που δεν μπορεί να επιλύσει ένας compiler
- "προώθηση" αποτελεσμάτων από τα RS στα FU, όχι μέσω του register file, αλλά πάνω από το Common Data Bus που κάνει broadcast τα αποτελέσματα σε όλα τα FUs
- · Load, Stores αντιμετωπίζονται κι αυτά ως FUs με RS

14

Tomasulo for MIPS floating point + load-store unit



Τα στάδια του αλγορίθμου Tomasulo

Εκδοση (Issue): εισαγει την επόμενη εντολή από την ουρά εντολών

Αν υπάρχει ελεύθερο RS (no structural hazard), στείλε (issue) σε αυτό την εντολή, μαζί με τους operands (rename registers)

Εκτέλεση (Execute): εκτέλεση στην αριθμητική μονάδα (ΕΧ) Όταν και οι δύο operands είναι διαθέσιμοι, τότε εκτέλεσε την πράξη. Αν δεν είναι διαθέσιμοι, παρακολούθησε το CDB για το αποτέλεσμα

Εγγραφή Αποτελέσματος (Write result): τέλος εκτέλεσης (WB) Γράψε το αποτέλεσμα στο CDB για όλες τις μονάδες που το περιμένουν. Σημείωσε τον RS ως διαθέσιμο

Περιγραφή Δομών (1)

- Reservation Station fields
 - Op: λειτουργία προς εκτέλεση (π.χ. +, -, *, ...)
 - Vj, Vk: τιμές των source operands
 - Qj, Qk: ποιά RS θα στείλουν την τιμή των source operands
 - » Σε οποιαδήποτε στιγμή, είτε το Q είτε το V είναι έγκυρο για κάποιον operand
 - Busy: αν το RS είναι απασχολημένο ή όχι

			51	52	K5	K5
Name	Busy	Op	Vj	Vk	Qj	Qk
Add1	No					
Add2	No					
Add3	No					
Mult1	No					
Mult2	No					

DO

Περιγραφή Δομών (2)

Register Result status

- Qi : Ποιο RS περιέχει την εντολή η οποία θα αποθηκεύσει το αποτέλεσμα στον register.

	$\mathbf{F0}$	F2	F4	F6	F8	F10	F12	•••	F30
FU									

Load, Store Buffer fields

- A: η effective address της θέσης μνήμης προς ανάγνωση/εγγραφή
- Busy: δείχνει αν ο buffer είναι απασχολημένος ή όχι

	Busy	Address
Load1	No	
Load2	No	
Load3	No	

Περιγραφή Δομών (3)

Common Data Bus

- Συνηθισμένα data bus: data + destination ("go to" bus)
- CDB: data + source ("come from" bus)
- 64 bits of data + 4 bits #RS
- Αν το source είναι ίδιο με το Q πεδίο ενός RS, γράψε το αποτέλεσμα στο αντίστοιχο V πεδίο του RS
- Broadcast: ένας «μιλάει», όλοι «ακούνε»

Εκτέλεση εντολής κατά τον Αλγόριθμο Tomasulo

1. Issue — get instruction from FP Op Queue r = find free RS for this type of instructions (if no free RS => stall) RS[r].op=op; RS[r].busy=1;RS[r].Vj = RF[rs].V; RS[r].Qj = RF[rs].Q;RS[r].Vk = RF[rt].V RS[r].Qk = RF[rt].QRF[rd].Q = r2. Wait — collect "interesting" results from CDB until ready \forall r, if (r.Qj = CDB.Q and CDB.valid) { r.Vj = CDB.V; r,Qj = 0} \forall r, if (r.Qk = CDB.Q and CDB.valid) { r.Vk = CDB.V; r,Qk = 0} ∀RFe, if (RFe.Q = CDB.Q and CDB.valid) { RFe.Vk = CDB.V; r,Qk = 0} 2. Execute — when ready, operate on operands (EX) \forall r, if (r.Qj = 0 and r,Qk = 0) and FU is free, start operation


3. Write result — finish execution (WB)

If CDB is free: {CBD.Q = r; CDB.V = value; CDB.valid = 1}

Instruction state	Wait until	Action or bookkeeping
Issue FP operation Load or store	Station r empty	<pre>if (RegisterStat[rs].Qi≠0) {RS[r].Qj ← RegisterStat[rs].Qi} else {RS[r].Vj ← Regs[rs]; RS[r].Qj ← 0}; if (RegisterStat[rt].Qi≠0) {RS[r].Qk ← RegisterStat[rt].Qi else {RS[r].Vk ← Regs[rt]; RS[r].Qk ← 0}; RS[r].Busy ← yes; RegisterStat[rd].Q ← r;</pre>
Load or store	Buffer r empty	if (RegisterStat[rs].Qi≠0) {RS[r].Qj ← RegisterStat[rs].Qi} else {RS[r].Vj ← Regs[rs]; RS[r].Qj ← 0}; RS[r].A ← imm; RS[r].Busy ← yes;
Load only		RegisterStat[rt].Qi \leftarrow r;
Store only		if (RegisterStat[rt].Qi≠0) {RS[r].Qk ← RegisterStat[rs].Qi} else {RS[r].Vk ← Regs[rt]; RS[r].Qk ← 0};


Instruction state	Wait until	Action or bookkeeping
Execute FP operation	(RS[r].Qj = 0) and $(RS[r].Qk = 0)$	Compute result: operands are in Vj and Vk
Load-store step 1	RS[r].Qj = 0 & r is head of load-store queue	$RS[r].A \leftarrow RS[r].Vj + RS[r].A;$
Load step 2	Load step 1 complete	Read from Mem[RS[r].A]
Write Result FP operation or load	Execution complete at r & CDB available	
Store	Execution complete at r & RS[r].Qk = 0	<pre>Mem[RS[r].A] ← RS[r].Vk; RS[r].Busy ← no;</pre>






Register result status:


Instruction stream



Clock cycle counter


(load: 2 cycles, add: 2 cycles, mult: 10 cycles, divide 40 cycles)






Register result status:

Clock





• μόλις η εντολή γίνεται issue σε κάποιον RS, τα ονόματα των source registers αντικαθιστώνται ("renamed") μέσω των πεδίων V ή Q του RS

Load1

Load2


Mult1

FU

η εντολή στον Load1 ολοκληρώνεται - ποιος περιμένει για το αποτέλεσμα?


26

3




Clock F30 F0 F2 F4 F6 F8 F10 F12 Mult1 4 FU Load2 M(A1)Add1

η εντολή στον Load2 ολοκληρώνεται - ποιος περιμένει για το αποτέλεσμα?



 αρχίζει η αντίστροφη μέτρηση για τους Add1, Mult1 (load: 1 cycle, add: 2 cycles, mult: 10 cycles, divide 40 cycles)



η ADDD γίνεται issue εδώ παρά την name dependency στον F6

Instruction s	tatus	•			Exec	Write					
Instruction		j	k	Issue	Comp	Result	_		Busy	Address	_
LD	F6	34+	R2	1	3	4		Load1	No]
LD	F2	45+	R3	2	4	5		Load2	No		
MULTD	F0	F2	F4	3				Load3	No		
SUBD	F8	F6	F2	4	7						•
DIVD	F10	F0	F6	5							
ADDD	F6	F8	F2	6							
Reservation	Stati	ons:			S 1	S2	RS	RS			
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
	0	Add1	Yes	SUBD	M(A1)	M(A2)					
		Add2	Yes	ADDD		M(A2)	Add1				
		Add3	No								
	8	Mult1	Yes	MULTD	M(A2)	R(F4)					
		Mult2	Yes	DIVD		M(A1)	Mult1				
Register result status:											

Clock F0 F2 F4 F6 F8 F10 F12 F30 Mult1 FU M(A2)Add2 Add1 Mult2

η εντολή στον Add1 (SUBD) ολοκληρώνεται - ποιος περιμένει για το αποτέλεσμα?

Instruction s	tatus	•			Exec	Write				
Instruction		j	k	Issue	Comp	Result			Busy	Address
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3				Load3	No	
SUBD	F8	F6	F2	4	7	8				-
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6						
Reservation	Stati	ons:			S 1	S2	RS	RS		
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk		
		Add1	No						1	
	2	Add2	Yes	ADDD	(M-M)	M(A2)				
		Add3	No							
	7	Mult1	Yes	MULTD	M(A2)	R(F4)				
		Mult2	Yes	DIVD		M(A1)	Mult1			

Register result status:

Clock 8 FU Mult1 M(A2) F6 F8 F10 F12 ... F30

Hult1 M(A2) Add2 (M-M) Mult2

Instruction s	tatus	•			Exec	Write				
Instruction		j	k	Issue	Comp	Result			Busy	Address
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3				Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6						
Reservation	Stati	ons:			S 1	S2	RS	RS		
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk		
		Add1	No		-					
	1	Add2	Yes	ADDD	(M-M)	M(A2)				
		Add3	No							
	6	Mult1	Yes	MULTD	M(A2)	R(F4)				
		Mult2	Yes	DIVD		M(A1)	Mult1			

Register result status:

\mathcal{O}										
Clock		F0	F2	F4	F6	F8	F10	F12	•••	F30
9	FU	Mult1	M(A2)		Add2	(M-M)	Mult2			

Instruction s	tatus	•			Exec	Write				
Instruction		j	k	Issue	Comp	Result			Busy	Address
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3				Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	10					
Reservation	Stati	ons:			S 1	S2	RS	RS		
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk		
		Add1	No		-				1	
	0	Add2	Yes	ADDD	(M-M)	M(A2)				
		Add3	No							
	5	Mult1	Yes	MULTD	M(A2)	R(F4)				
		Mult2	Yes	DIVD		M(A1)	Mult1			

Register result status:

Clock		F0	F2	F4	F6	F8	F10	F12	•••	F30
10	FU	Mult1	M(A2)		Add2	(M-M)	Mult2			

• η εντολή στον Add2 (ADDD) ολοκληρώνεται - ποιος περιμένει για το αποτέλεσμα?

Instruction s	tatus	•			Exec	Write				
Instruction		j	k	Issue	Comp	Result	_		Busy	Address
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3				Load3	No	
SUBD	F8	F6	F2	4	7	8				 ,
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	10	11				
Reservation	Stati	ons:			S 1	S2	RS	RS		
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk		
		Add1	No	-					7	
		Add2	No							
		Add3	No							
	4	Mult1	Yes	MULTD	M(A2)	R(F4)				
		Mult2	Yes	DIVD		M(A1)	Mult1		_	
									_	

Register result status:

Clock F0 F2 F4 F6 F8 F10 F12 F30 Mult1 11 FU M(A2)(M-M+M)M-M) Mult2

· η ADDD γράφει το αποτέλεσμά της

Instruction s	tatus:				Exec	Write
Instruction		j	k	Issue	Comp	Result
LD	F6	34+	R2	1	3	4
LD	F2	45+	R3	2	4	5
MULTD	F0	F2	F4	3		
SUBD	F8	F6	F2	4	7	8
DIVD	F10	F0	F6	5		
ADDD	F6	F8	F2	6	10	11

	Busy	Address
Load1	No	
Load2	No	
Load3	No	

Reservation Stations:

Stati	ons:			S 1	S2	RS	RS
Time	Name	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
3	Mult1	Yes	MULTD	M(A2)	R(F4)		
	Mult2	Yes	DIVD		M(A1)	Mult1	

Register result status:

Clock 12

	F0	F2	F4	F6	F8	F10	F12	•••	F30
FU	Mult1	M(A2)		(M-M+M)	(M-M)	Mult2			

Instruction s	tatus	•			Exec	Write					
Instruction		j	k	Issue	Comp	Result	_		Busy	Address	_
LD	F6	34+	R2	1	3	4		Load1	No		1
LD	F2	45+	R3	2	4	5		Load2	No		
MULTD	F0	F2	F4	3				Load3	No		
SUBD	F8	F6	F2	4	7	8					_
DIVD	F10	F0	F6	5							
ADDD	F6	F8	F2	6	10	11					
Reservation Stations:				S 1	S2	RS	RS				
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk	_		
		Add1	No								
		Add2	No								
		Add3	No								
	2	Mult1	Yes	MULTD	M(A2)	R(F4)					
		Mult2	Yes	DIVD		M(A1)	Mult1				
Register result status:											

F0

Mult1

FU

F2

M(A2)

Clock

13

cslab@ntua 2019-2020

F4

F8

F10

Mult2

F12

F30

F6

(M-M+M)

Write

Exec

Instruction status:

Instruction		j	k	Issue	Comp	Result			Busy	Address	_	
LD	F6	34+	R2	1	3	4		Load1	No			
LD	F2	45+	R3	2	4	5		Load2	No			
MULTD	F0	F2	F4	3				Load3	No			
SUBD	F8	F6	F2	4	7	8					•	
DIVD	F10	F0	F6	5								
ADDD	F6	F8	F2	6	10	11						
Reservation	Stati	ions:			S1	S2	RS	RS				
110501 (001011			Ducy	On	Vj	Vk		Qk				
	1 ime	Name	Busy	Ор	v j	V K	Qj	<u>Q</u> K	7			
		Add1	No									
		Add2	No									
		Add3	No									
	1	Mult1	Yes	MULTD	M(A2)	R(F4)						
		Mult2	Yes	DIVD		M(A1)	Mult1					
Register resu	alt st	atus:										
Clock				F0	F2	F4	F6	F8	F10	F12	•••	F30
14			FU	Mult1	M(A2)	(M-M+N	(M-M)	Mult2			

Instruction s	tatus				Exec	Write				
Instruction		j	k	Issue	Comp	Result			Busy	Address
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3	15			Load3	No	
SUBD	F8	F6	F2	4	7	8				-
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	10	11				
Reservation	Stati	ons:			S 1	S2	RS	RS		
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk		
		Add1	No						7	
		Add2	No							
		Add3	No							
	0	Mult1	Yes	MULTD	M(A2)	R(F4)				
		Mult2	Yes	DIVD		M(A1)	Mult1		_	

Register result status:

Clock		F0	F2	F4	F6	F8	F10	F12	•••	F30
15	FU	Mult1	M(A2)		(M-M+M)	(M-M)	Mult2			

• η εντολή στον Mult1 (MULTD) ολοκληρώνεται - ποιος περιμένει για το αποτέλεσμα?

Instruction s	tatus	•			Exec	Write						
Instruction		j	k	Issue	Comp	Result			Busy	Address	_	
LD	F6	34+	R2	1	3	4		Load1	No]	
LD	F2	45+	R3	2	4	5		Load2	No			
MULTD	F0	F2	F4	3	15	16		Load3	No			
SUBD	F8	F6	F2	4	7	8					•	
DIVD	F10	F0	F6	5								
ADDD	F6	F8	F2	6	10	11						
Reservation	Stati	ons:			S 1	S2	RS	RS				
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk				
		Add1	No									
		Add2	No									
		Add3	No									
		Mult1	No									
	40	Mult2	Yes	DIVD	M*F4	M(A1)						
Register resu	ult sta	atus:										
Clock				F0	F2	F4	F6	F8	F10	F12	•••	F30

• ...εκκρεμεί πλέον μόνο η DIVD (div: 40 cycles)

FU

16

cslab@ntua 2019-2020

(M-M+M)

Mult2

M(A2)

Μετά από κάμποσους κύκλους...

Instruction s	tatus:				Exec	Write				
Instruction		j	k	Issue	Comp	Result			Busy	Address
LD	F6	34+	R2	1	3	4		Load1	No	
LD	F2	45+	R3	2	4	5		Load2	No	
MULTD	F0	F2	F4	3	15	16		Load3	No	
SUBD	F8	F6	F2	4	7	8				
DIVD	F10	F0	F6	5						
ADDD	F6	F8	F2	6	10	11				
Reservation	Static	ns:			S 1	S2	RS	RS		

Reservation Stations:

Time Name	Busy	Op	Vj	Vk	Qj	Qk
Add1	No					
Add2 Add3 Mult1	No					
Add3	No					
Mult1	No					
1 Mult2	Yes	DIVD	M*F4	M(A1)		

Register result status:


Clock		F0	F2	F4	F6	F8	F10	F12	•••	F30
55	FU	M*F4	M(A2)		(M-M+M)	(M-M)	Mult2			

Instruction s	tatus	•			Exec	Write					
Instruction		j	k	Issue	Comp	Result			Busy	Address	
LD	F6	34+	R2	1	3	4		Load1	No]
LD	F2	45+	R3	2	4	5		Load2	No		
MULTD	F0	F2	F4	3	15	16		Load3	No		
SUBD	F8	F6	F2	4	7	8					_
DIVD	F10	F0	F6	5	56						
ADDD	F6	F8	F2	6	10	11					
Reservation	Stati	ons:			S 1	S2	RS	RS			
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk			
		Add1	No								
		Add2	No								
		Add3	No								
		Mult1	No								
	0	Mult2	Yes	DIVD	M*F4	M(A1)					
Register resu	ılt sta	atus:									


Register result status.

F30 F0 F2 F4 F6 F8 F10 F12 Clock M*F4 **56** FU M(A2)(M-M+M)Mult2

η εντολή στον Mult2 (DIVD) ολοκληρώνεται - ποιος περιμένει για το αποτέλεσμα?




Register result status:



Συνοψίζοντας: In-order issue, out-of-order execution και out-of-order completion.

Tomasulo Dynamic Execution



44


Tomasulo Loop Example

```
Loop: LD F0 0 R1
MULTD F4 F0 F2
SD F4 0 R1
SUBI R1 R1 #8
BNEZ R1 Loop
```


- mult: 4 cycles
- 1st load: 8 cycles (L1 cache miss)
- 2nd load: 4 cycles (hit)
- το branch προβλέπεται σαν TAKEN


45


Loop Example



τιμή καταχωρητή που χρησιμοποιείται για διευθύνσεις και επαναλήψεις









1 1 1 1	status: Instruction LD MULTD SD	n F0 F4 F4	j 0 F0 0	k R1 F2 R1	Issue 1 2 3		Write Result	Load1 Load2 Load3 Store1 Store2 Store3	No No Yes No	Addr 80	Fu Mult1
Reservation	Stations	•			S 1	S2	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R1	Loop	
Register res	ult status										
Clock	R1		<u>F0</u>	F2	F4	F6	F8	F10	F12	•••	F30
4	80	Fu	Load1		Mult1						


• (η εντολή SUBI -δε βρίσκεται στην FP queue- γίνεται dispatch)



(το ίδιο και η BNEZ)



• Ο F0 ποτέ δεν "βλέπει" κάποιο load από τη θέση 80




- το register file είναι αποσυνδεδεμένο από τους υπολογισμούς
- η 1^η και η 2^η επανάληψη επικαλύπτονται πλήρως

Instruction s	status:					Exec	Write				
ITER I	Instruction	n	j	k	Issue	Comp	Result	_	Busy	Addr	Fu
1 I	LD	F0	0	R1	1			Load1	Yes	80	
1 N	MULTD	F4	F0	F2	2			Load2	Yes	72	
1 5	SD	F4	0	R1	3			Load3	No		
2 I	LD	F0	0	R1	6			Store1	Yes	80	Mult1
2 N	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2 8	SD	F4	0	R1	8			Store3	No		
Reservation	Stations				S 1	S2	RS				
Time	Name	Busy	Op	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R1	R1	#8
	Mult2	Yes	Multd		R(F2)	Load2		BNEZ	R1	Loop	
Register res	ult status							-			
Clock	R1		F0	F2	F4	F6	F8	F10	F12	•••	F30
8	72	Fu	Load2		Mult2						


54

Instruction	status:					Exec	Write				
ITER	Instruction	n	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9		Load1	Yes	80	1
1	MULTD	F4	F0	F2	2			Load2	Yes	72	
1	SD	F4	0	R1	3			Load3	No		
2	LD	F0	0	R1	6			Store1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R1	8			Store3	No		
Reservation	n Stations	:			S1	S2	RS				_
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load1		SUBI	R 1	R1	#8
	Mult2	Yes	Multd		R(F2)	Load2		BNEZ	R1	Loop	
Register re	sult status							-			
Clock	R1		F0	F2	F4	F6	F8	F10	F12	•••	F30
9	72	Fu	Load2		Mult2						

- η εντολή στον Load1 ολοκληρώνεται ποιος περιμένει για το αποτέλεσμα?
- (η SUBI γίνεται dispatch)



- η εντολή στον Load2 ολοκληρώνεται ποιος περιμένει για το αποτέλεσμα?
- (η BNEZ γίνεται dispatch)



επόμενο load στην ακολουθία

Instruction	ı status:					Exec	Write				
ITER	Instructio	n	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2			Load2	No		
1	SD	F4	0	R1	3			Load3	Yes	64	
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R1	8			Store3	No		
Reservatio	n Stations	s:			S1	<i>S2</i>	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
2	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R1	R1	#8
3	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R1	Loop	
Register re	esult statu	S									
Clock	R 1		<i>F0</i>	<i>F2</i>	F4	F6	F8	F10	F12	•••	<i>F30</i>
12	64	Fu	Load3		Mult2						


• γιατί να μην κάνουμε issue και τρίτο mult?

Instruction	status:					Exec	Write				
ITER	Instruction	n	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2			Load2	No		
1	SD	F4	0	R1	3			Load3	Yes	64	_
2	LD	F0	0	R 1	6	10	11	Store1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R1	8			Store3	No		
Reservatio	n Stations). -			S 1	S2	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
1	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R1	R1	#8
2	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R1	Loop	
Register re	sult status							-			
Clock	R1		F0	F2	F4	F6	F8	F10	F12	•••	F30
13	64	Fu	Load3		Mult2						


• γιατί να μην κάνουμε issue και τρίτο store?

Instruction	status:					Exec	Write				
ITER	Instructio	n	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14		Load2	No		
1	SD	F4	0	R1	3			Load3	Yes	64	
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	Mult1
2	MULTD	F4	F0	F2	7			Store2	Yes	72	Mult2
2	SD	F4	0	R 1	8			Store3	No		
Reservatio	n Stations	S:			S 1	S2	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
0	Mult1	Yes	Multd	M[80]	R(F2)			SUBI	R1	R1	#8
1	Mult2	Yes	Multd	M[72]	R(F2)			BNEZ	R1	Loop	
Register re	sult status							-			
Clock	R1		_F0	F2	F4	F6	F8	F10	F12	•••	F30
14	64	Fu	Load3		Mult2						

• η εντολή στον Mult1 ολοκληρώνεται - ποιος περιμένει για το αποτέλεσμα?



• η εντολή στον Mult2 ολοκληρώνεται - ποιος περιμένει για το αποτέλεσμα?



Instruction	status:					Exec	Write				
ITER	Instruction	n	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R1	3			Load3	Yes	64	
2	LD	F0	0	R 1	6	10	11	Store1	Yes	80	[80]*R2
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2
2	SD	F4	0	R 1	8			Store3	Yes	64	Mult1
Reservatio	n Stations	5.			S1	S2	RS				
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R1	#8
	Mult2	No						BNEZ	R1	Loop	
Register re	sult status							•			
Clock	R1		F0	F2	F4	F6	F8	F10	F12	•••	F30
17	64	Fu	Load3		Mult1						

• ...μπορεί να γίνει issue και το 3° SD

Instruction	status:					Exec	Write				
ITER	Instructio	n	j	k	Issue	Comp	Result		Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		1
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R1	3	18		Load3	Yes	64	
2	LD	F0	0	R1	6	10	11	Store1	Yes	80	[80]*R2
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2
2	SD	F4	0	R1	8			Store3	Yes	64	Mult1
Reservation	n Stations	S.			S1	S2	RS				-
Tima	N.T.	_	_								
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
1 ime	Name Add1	Busy No	Ор	Vj	Vk	Qj	Qk	Code:	F0	0	R1
1 ime			Ор	Vj	Vk	Qj	Qk		F0 F4	0 F0	R1 F2
1 ime	Add1	No	Ор	Vj_	Vk	<u>Qi</u>	Qk	LD			
1 ime	Add1 Add2	No No	Op Multd	Vj	Vk R(F2)	Qj Load3	Qk	LD MULTD	F4	F0	F2
1 ime	Add1 Add2 Add3	No No No		<u>Vj</u>			Qk	LD MULTD SD	F4 F4	F0 0	F2 R1


Register result status

Clock	R1	,	F0	F2	F4	F6	F8	F10	F12	•••	F30
18	64	Fu	Load3		Mult1						

• ...ολοκληρώνεται η εκτέλεση του 1ου SD


Instruction	status:					Exec	Write				
ITER	Instruction	n	j	k	Issue	Comp	Result	_	Busy	Addr	Fu
1	LD	F0	0	R1	1	9	10	Load1	No		
1	MULTD	F4	F0	F2	2	14	15	Load2	No		
1	SD	F4	0	R1	3	18	19	Load3	Yes	64	
2	LD	F0	0	R1	6	10	11	Store1	No		
2	MULTD	F4	F0	F2	7	15	16	Store2	Yes	72	[72]*R2
2	SD	F4	0	R1	8	19		Store3	Yes	64	Mult1
Reservatio	n Stations	:			S1	S2	RS				_
Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	Code:			
	Add1	No						LD	F0	0	R1
	Add2	No						MULTD	F4	F0	F2
	Add3	No						SD	F4	0	R1
	Mult1	Yes	Multd		R(F2)	Load3		SUBI	R1	R 1	#8
	Mult2	No						BNEZ	R1	Loop	-
Register re	sult status							-			
Clock	K R1		F0	F2	F4	F6	F8	F10	F12	•••	F30
19	56	Fu	Load3		Mult1						

• ...ολοκληρώνεται η εκτέλεση του 2^{ου} SD



 Συνοψίζοντας για άλλη μια φορά: In-order issue, out-of-order execution και out-of-order completion

Tomasulo Dynamic Execution



Γιατί τελικά καταφέρνει ο αλγόριθμος να επικαλύψει τις επαναλήψεις?

Register renaming

- διαδοχικές επαναλήψεις χρησιμοποιούν διαφορετικούς «φυσικούς προορισμούς» ως καταχωρητές προορισμού (dynamic loop unrolling)

Reservation stations

- επιτρέπουν την έκδοση εντολών να προχωρήσει μπροστά από την εκτέλεση (πέρα από εξαρτήσεις δεδομένων και ελέγχου)
- κάνουν buffer τις παλιές τιμές των registers αποφεύγονται πλήρως τα stalls εξαιτίας των WAR hazards

Βασικά πλεονεκτήματα του αλγορίθμου


- Κατανεμημένη λογική για την ανίχνευση των hazards
 - Κατανεμημένος έλεγχος για κάθε reservation station
 - αν πολλές εντολές περιμένουν 1 αποτέλεσμα (και έχουν τον άλλον operand διαθέσιμο), τότε μπορούν να «απελευθερωθούν» ταυτόχρονα όταν αυτό γίνει broadcast στο CDB
 - » αν χρησιμοποιούταν ένα κεντρικό register file, τότε οι μονάδες εκτέλεσης θα έπρεπε να διαβάζουν από εκεί τα δεδομένα τους, κάθε φορά που θα τους παραχωρείτο το register bus (πολλές θύρες ανάγνωσης στην RF)
- Αποφυγή stalls εξαιτίας των WAW και WAR hazards
 - Με την χρήση μετονομασίας των καταχωρητών στις αντίστοιχες θέσεις reservation station

Explicit Register Renaming

- ΙΔΕΑ : Γιατί να μην έχω "άπειρους" καταχωρητές ώστε να μπορώ να εκτελώ πιο εύκολα και αποδοτικά register renaming;
- Απαιτείται:
 - Ένα physical register file (PRF) με περισσότερους «φυσικούς» καταχωρητές από όσους ορίζει η ISA
 - Translation Table (γρήγορα προσπελάσιμος)"
 - » Λογικό όνομα καταχωρητή, φυσική θέση που αντιστοιχεί!
 - Μηχανισμός εντοπισμού ελεύθερων φυσικών καταχωρητών

Explicit Register Renaming(2)

 Το pipeline μπορεί να παραμείνει ίδιο με το κλασσικό 5-stage pipeline



- Κατά το decode κάθε ISA register που χρησιμοποιείται ως όρισμα της εντολής αντιστοιχίζεται σε έναν φυσικό καταχωρητή
 - » target : Επιλέγεται ένας από τους ελεύθερους καταχωρητές και η αντιστοίχηση αυτή αποθηκεύεται στο Register Map Table (RMT)
 - » source : Χρησιμοποιείται η τελευταία αντιστοίχιση που είναι αποθηκευμένη στο RMT
- Κάθε φυσικός καταχωρητής που δεν χρησιμοποιείται από καμιά εντολή σε εκτέλεση, θεωρείται ελεύθερος.

71

Παράδειγμα

Instruction Stream

Register Map Table


Free Registers

DIV	R5,R4,R2
ADD	R7,R5,R1
SUB	R5,R3,R2
LD	R7,1000(R5)


R1	PR23
R2	PR2
R3	PR17
R4	PR45
R5	PR13
R6	PR20
R7	PR30
•••	•••

PR37,PR4,PR42,PR19,...


Παράδειγμα (1)




Παράδειγμα (2)



Παράδειγμα (3)



Παράδειγμα (4)



Πλεονεκτήματα

- Δε χρειάζεται reservation stations
- · Αποσύνδεση του renaming από το scheduling των εντολών
 - Το pipeline μπορεί να παραμείνει απλό όπως το κλασικό 5stage pipeline
- · Τα δεδομένα μεταφέρονται από ένα μοναδικό register file
- Αποφυγή όλων των WAR, WAW hazards
- Επιτρέπει (όπως και ο Tomasulo) out-of-order completion
- Πολλές σύγχρονες αρχιτεκτονικές χρησιμοποιούν συνδυασμό explicit register renaming + Tomasulo