

评分：_____



上海大学

SHANGHAI UNIVERSITY

课程论文

COURSE PAPER

论文题目

小组作业——设计一个储存器

学 院 计算机工程与科学学院

专 业 计算机科学与技术

学生姓名 赵文字、姜永健、程铭、彭李良、陈志烺

1、设计一个储存器并且在 Maxplus(Quarus)上进行模拟，每组采用二种内存芯片和一种译码器来实现

1.1 两种内存芯片的分析与介绍（EPROM27128、RAM6264）

EPROM27128:

EPROM27128 是一款 128K 位（16K x 8）的紫外线可擦除可编程只读存储器芯片。芯片由 16,384 个地址组成，每个地址存储 8 位数据，采用 28 引脚双列直插封装（DIP），带有紫外线擦除窗口。

表 1 27218 引脚及其功能

引脚号	信号名称	功能描述
1	Vpp	编程电源，提供编程电压
2	A12	地址输入
3	A7	地址输入
4	A6	地址输入
5	A5	地址输入
6	A4	地址输入
7	A3	地址输入
8	A2	地址输入
9	A1	地址输入
10	A0	地址输入
11	Q0	数据输入/输出
12	Q1	数据输入/输出
13	Q2	数据输入/输出
14	Vss	地线
15	Q3	数据输入/输出
16	Q4	数据输入/输出
17	Q5	数据输入/输出
18	Q6	数据输入/输出
19	Q7	数据输入/输出
20	$\overline{E}$	片选使能
21	A10	地址输入
22	$\overline{G}$	输出使能
23	A11	地址输入
24	A9	地址输入
25	A8	地址输入
26	A13	地址输入

27	$\bar{P}$	编程引脚，与 Vpp 配合编程
28	Vcc	正电源

注意：数据引脚 Q0 到 Q7 在读取操作时为输出，在编程操作时为输入。

片选使能 (E, 引脚 20)：当 E 为低电平 (0) 时，芯片被激活，允许读取或编程操作。

输出使能 (G, 引脚 22)：当 G 为低电平 (0) 时，启用输出驱动器，允许数据通过 Q0 到 Q7 输出。

编程引脚 (P, 引脚 27)：与 Vpp (引脚 1) 配合，用于编程操作，提供必要的编程电压。

电源和地线：Vcc (引脚 28) 为正电源，通常为 5V，Vss (引脚 14) 为地线，确保芯片的电气接地。




图 1 27128 引脚示意图

RAM6264:

RAM6264 芯片是一种静态随机存取存储器 (SRAM)，容量为 8K x 8 位，组织为 8192 个地址，每个地址存储 8 位数据，使用 CMOS 技术，通常采用 28 引脚双列直插封装 (DIP)。

表 2 6264 引脚及其功能

引脚号	信号名称	功能描述
1	NC	无连接，不使用
2	A4	地址输入
3	A5	地址输入
4	A6	地址输入
5	A7	地址输入
6	A8	地址输入
7	A9	地址输入
8	A10	地址输入
9	A11	地址输入
10	A12	地址输入
11	I/O0	数据输入/输出
12	I/O 1	数据输入/输出
13	I/O 2	数据输入/输出
14	GND	地线
15	I/O 3	数据输入/输出
16	I/O 4	数据输入/输出
17	I/O 5	数据输入/输出
18	I/O 6	数据输入/输出
19	I/O 7	数据输入/输出
20	$\overline{\text{CE}}1$	片选使能 1
21	A0	地址输入
22	$\overline{\text{OE}}$	输出使能
23	A1	地址输入
24	A2	地址输入
25	A3	地址输入
26	CE2	片选使能 2
27	$\overline{\text{WE}}$	写使能
28	Vcc	正电源

片选使能 (/CE1, CE2, 引脚 20 和 26): /CE1 为低电平 (0) 时激活，CE2 为高电平 (1) 时激活，两者都必须满足条件才能选中芯片，否则芯片处于高阻态。

写使能 (/WE, 引脚 27): 当 /WE 为低电平 (0) 时，启用写入操作。

输出使能 (/OE, 引脚 22): 当 /OE 为低电平 (0) 时，启用输出驱动器，允许

数据通过 DQ0 到 DQ7 输出。

电源和地线：Vcc（引脚 28）为正电源，通常为 5V，GND（引脚 14）为地线，确保芯片的电气接地。




图 2 6264 引脚示意图

1.2 研究思路

(1) 实验平台与器件选择:

我们选择 Proteus 软件作为实验平台，因为它能够方便地模拟各种数字电路元件，包括 EPROM27128 和 RAM6264，并提供直观的波形观察和调试功能，这对于理解和验证存储器字扩展原理至关重要。

本实验使用两片 EPROM27128 (32KB) 和两片 RAM6264 (16KB) 芯片。EPROM27128 提供更大的存储容量，更贴近实际应用场景。RAM6264 也提供了足够的容量进行实验。选择这些芯片是为了更全面地展示存储器字扩展的原理和实践。

(2) 地址解码与片选逻辑设计:

根据提供的地址分配表，我们设计了地址解码和片选逻辑。该表清晰地定义了 14 位地址线 (A13A0) 与各个芯片的对应关系。地址线的高位 (A13, A12, A11) 用于选择主要的芯片类型 (ROM1, ROM2, RAM1, RAM2)，而低位地址线 (A10A0) 用于选择芯片内部的具体地址单元。

具体实现采用 74LS138 译码器 (U4)。A13 和 A12 连接到 74LS138 的 A 和 B 输入端, A11 连接到 C 输入端。通过 74LS138 的输出 Y0、Y1 和 Y2 分别控制 ROM1、ROM2 和 RAM1/RAM2 的片选信号 (CE)。RAM1 和 RAM2 的片选还需要考虑 A11, 具体实现方式在硬件实现细节中详述。这种设计利用了 74LS138 的译码功能, 清晰地实现了各个芯片的片选逻辑, 保证了地址空间的连续性和唯一性。未使用的地址空间 (3000H-3FFFH) 被保留, 方便未来的扩展。

(3) 读写控制电路设计与读写冲突避免:

本实验的读写控制电路设计需要考虑 EPROM27128 和 RAM6264 芯片的特性。EPROM27128 只有读操作, 而 RAM6264 支持读写操作。为了避免读写冲突, 我们仍然采用 74LS373 锁存器 (U5, U12) 来缓冲数据。在写操作时, 数据先被锁存到 74LS373, 然后写入 RAM; 在读操作时, 74LS373 输出高阻态, 防止写数据干扰读数据。同时, 我们仍然保留了使用 74LS125 三态门的改进方案, 以进一步提高系统的可靠性和稳定性, 减少毛刺干扰。

1.3 设计出的储存器展示

我们小组在 Proteus 软件上设计的储存器如下图所示:





图 3、4 存储器设计图

1.4 存储器引脚设计

表 3 标地址线 $A_{13} \sim A_0$ 与内存编址、选中芯片对应表

A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	内存编址	选中芯片
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0000H	ROM1
...	...	...	...	...	...	...	...	...	...	...	...	...	...	...	
0	0	1	1	1	1	1	1	1	1	1	1	1	1	0FFFH	
0	1	0	0	0	0	0	0	0	0	0	0	0	0	1000H	ROM2
...	...	...	...	...	...	...	...	...	...	...	...	...	...	...	
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1FFFH	
1	0	0	0	0	0	0	0	0	0	0	0	0	0	2000H	RAM1
...	...	...	...	...	...	...	...	...	...	...	...	...	...	...	
1	0	0	1	1	1	1	1	1	1	1	1	1	1	27FFH	

1	0	1	0	0	0	0	0	0	0	0	0	0	0	2800H	
...	...	...	...	...	...	...	...	...	...	...	...	...	...	...	RAM2
1	0	1	1	1	1	1	1	1	1	1	1	1	1	2FFFH	
...	...	...	...	...	...	...	...	...	...	...	...	...	...	...	未选中 芯片

该表格展示了 14 位地址线（A13~A0）与内存编址范围及选中芯片之间的对应关系：

● 芯片选中的地址逻辑：

ROM1——条件：高两位 A13A12=00；范围：0000H~0FFFH（前 4KB）

ROM2——条件：高两位 A13A12=01；范围：1000H~1FFFH（接下来的 4KB）

RAM1——条件：高三位 A13A12A11=100；范围：2000H~27FFH（2KB）

RAM2——条件：高三位 A13A12A11=101；范围：2800H~2FFFH（2KB）

未选中芯片——条件：高两位 A13A12=11；范围：3000H~3FFFH（4KB）

● 地址空间分配特点

ROM 区域：占用 0000H~1FFFH（共 8KB），分为两个 4KB 的 ROM 芯片。

RAM 区域：占用 2000H~2FFFH（共 4KB），分为两个 2KB 的 RAM 芯片。

未使用区域：3000H~3FFFH（共 4KB）未分配。

● 关键细节

地址线权重：A13、A12 决定主要芯片选择（ROM 或 RAM）；A11 进一步细分 RAM 区域（RAM1 或 RAM2）

地址连续性：每个芯片的地址范围是连续的，且按二进制递增排列

未选中状态：当高三位为 110、111 时（如 3000H~3FFFH），无芯片被选中

● 实际应用意义

内存映射：通过地址线的高位（A13~A11）实现芯片选择，简化硬件设计

扩展性：未使用的地址空间可预留未来扩展（如附加 RAM 或外设）

- ROM 模块实现细节 (U10、U11 - 27128)

1. ROM1 (U10):

地址总线连接: A0-A13 直接连接系统地址总线

数据总线: D0-D7 直接连接系统数据总线

控制信号: CE (引脚 20) 与 OE (引脚 22) 均通过或门 (U7) 组合系统开关

信号的非值和 74LS138 的 Y0 输出

Vpp (引脚 1): 接高电平 (+5V)

2. ROM2 (U11):

地址总线连接: A0-A13 直接连接系统地址总线

数据总线: D0-D7 直接连接系统数据总线

控制信号: CE (引脚 20) 与 OE (引脚 22) 均通过或门 (U9) 组合系统开关

信号的非值和 74LS138 的 Y1 输出

Vpp (引脚 1): 接高电平 (+5V)

- RAM 模块实现细节 (U13、U14 - 6264)

1. RAM1 (U13):

地址总线连接: A0-A12 直接连接系统地址总线

数据总线: D0-D7 直接连接系统数据总线

控制信号:

CE (引脚 20): 连接系统地址总线 A13

CS (引脚 26): 直接接高电平

OE (引脚 22): 通过或门 (U3) 组合系统开关信号的非值和 74LS138 的 Y2 输出

WE (引脚 27): 通过或门 (U8) 组合系统开关信号和 74LS138 的 Y2 输出

2. RAM2 (U14):

地址总线连接: A0-A12 直接连接系统地址总线

数据总线: D0-D7 直接连接系统数据总线

控制信号:

CE (引脚 20): 通过非门 (U1) 与 U11、U14 的系统地址总线相连

CS (引脚 26): 直接接高电平

OE (引脚 22): 通过或门 (U3) 组合系统开关信号的非值和 74LS138 的 Y2 输出

WE (引脚 27): 通过或门 (U8) 组合系统开关信号和 74LS138 的 Y2 输出

3. 地址译码系统 (U4 - 74LS138)

输入引脚:

A (引脚 1): 连接系统地址线 A12

B (引脚 2): 连接系统地址线 A13

C (引脚 3): 接地

使能端:

E1 (引脚 6): 接高电平

E2 (引脚 4) 和 E3 (引脚 5): 接地

输出分配:

Y0 (引脚 15): ROM1 片选

Y1 (引脚 14): ROM2 片选

Y2 (引脚 13): RAM 片选

4. 辅助电路

两个输入处: 分别用于手动设置地址和数据

开关：选择当前操作状态（读/写）

74LS373 (U5、U12)：在写操作时锁存数据，并在写操作完成后将数据写入 RAM；

在读操作时输出高阻态，防止写数据干扰读数据

数码管：显示写入存储器的值

1.4 仿真测试

将 21H 读入存储器：




图 5 测试初始状态

如上图所示，开关置 0（低电平），在写出状态下，手动设置地址线 A13-A0=10 1000 0000 0000=2800H，手动设置数据线 I7-I0=0010 0001=21H。此时观察到 U4 已选择 Y2 输出低电平；U7、U9 分别输出高电平至 U10、U11 的 CE 与 OE；U3 输出高电平至 U13、U14 的 OE；U8 输出低电平至 U13、U14 的 WE；CEU13=A13=1；CEU14=~A13=0；U12 的 OE 与 U5 的 LE 为开关信号（低电平）；U12 的 LE 与 U5 的 OE 为开关信号的非值（高电平）。根据信号，此时所有 ROM 及 RAM 的 CE 与 OE 均无同时为低电平的，均未被选中；U5 无效。所以此时，除了 U5 不输出，

RAM6264、74LS373 以及一些门电路，设计并实现了一个存储器。