

BÁO CÁO TỔNG HỢP NGUỒN THÔNG TIN

Chủ đề: Kiến trúc tập lệnh mã nguồn mở RISC-V và tiềm năng ứng dụng trong Kỹ thuật Máy tính

1. Lý do chọn chủ đề và phạm vi tìm kiếm

RISC-V là kiến trúc tập lệnh (ISA) mã nguồn mở, có tính mô-đun và cho phép mở rộng tùy biến, nên rất phù hợp với ngành Kỹ thuật máy tính - nơi kết hợp giữa kiến trúc máy tính, thiết kế CPU/SoC, hệ nhúng và đồng thiết kế phần cứng-phần mềm. So với các ISA đóng, RISC-V giúp sinh viên và nhà nghiên cứu tiếp cận đặc tả kỹ thuật, lý tưởng hóa các thành phần bộ xử lý và thử nghiệm những mở rộng phục vụ bài toán cụ thể (Asanović and Patterson, 2014; RISC-V International, 2025).

Báo cáo giới hạn phạm vi tìm kiếm ở 4 nhóm vấn đề: (i) nền tảng thiết kế của RISC-V; (ii) giá trị ứng dụng của RISC-V trong hệ nhúng, AI biên và nghiên cứu kiến trúc; (iii) các bằng chứng thực nghiệm khi so sánh RISC-V với ARM/AArch64; và (iv) những hạn chế hiện tại liên quan đến toolchain, hệ sinh thái và kiểm chứng.

2. Cách tìm kiếm thông tin và tiêu chí chọn nguồn

Quá trình tìm kiếm được thực hiện qua Google Scholar, ACM Digital Library, các tạp chí khoa học mở (IEEE Access, Electronics, Information), Google Books và kho tài liệu chính thức của RISC-V International. Từ khóa chính gồm: "RISC-V ISA", "RISC-V survey", "RISC-V processor comparison", "RISC-V toolchain", "RISC-V real-time benchmarking" và "RISC-V machine learning ecosystem".

Chỉ những tài liệu liên quan trực tiếp đến kỹ thuật máy tính mới được chọn. Tiêu chí sàng lọc gồm: tác giả/cơ quan có chuyên môn, nơi xuất bản uy tín, phương pháp nghiên cứu rõ ràng (survey có hệ thống hoặc benchmark thực nghiệm), khả năng được cộng đồng học thuật sử dụng làm tài liệu nền và mức độ cập nhật. Kết quả cuối cùng gồm 10 nguồn, trong đó có 7 bài báo khoa học, 1 sách chuyên khảo và 2 tài liệu chính thức/mở trên internet.

3. Tổng hợp nội dung chính từ các nguồn

Thứ nhất, nhóm tài liệu nền tảng cho thấy RISC-V được thiết kế hướng tới sự đơn giản, mô-đun và khả năng mở rộng theo miền ứng dụng. Báo cáo gốc của Asanović và Patterson (2014) cùng sách của Patterson và Waterman (2017) nhấn mạnh rằng RISC-V không chỉ là một ISA "miễn phí bản quyền" mà còn là nền tảng giúp dạy học kiến trúc máy tính và thử nghiệm thiết kế bộ xử lý trở nên dễ tiếp cận hơn. Tài liệu đặc tả chính thức của RISC-V International (2025) củng cố điều này bằng hệ thống các module rất rõ ràng, từ nhân integer cơ bản đến vector, atomics và các extension khác.

Thứ hai, các bài báo tổng quan gần đây cho thấy hệ sinh thái RISC-V đã mở rộng nhanh từ hệ nhúng truyền thống sang AI/ML, bộ gia tốc và các hệ thống chuyên dụng. Cui, Li and Wei (2023) cho thấy ưu điểm lớn nhất của RISC-V là khả năng mở rộng ISA cho từng miền ứng dụng, trong khi Kalapothas et al. (2023) nhận xét hệ sinh thái học máy dựa trên RISC-V đang hình thành nhanh nhưng vẫn phụ thuộc mạnh vào công cụ biên dịch, framework và IP mở/bán mở. Gao, Wei and Cui (2023) bổ sung một góc nhìn quan trọng: mở rộng ISA chỉ phát huy hiệu quả khi compiler, simulator, hệ điều hành và công cụ verification cũng theo kịp.

Thứ ba, nhóm bài báo thực nghiệm cho thấy RISC-V đã đạt mức cạnh tranh đáng kể trong nhiều ngữ cảnh, nhưng độ chín của hệ sinh thái vẫn chưa đồng đều. Dörflinger et al. (2021) so sánh các nhân xử lý ứng dụng mã nguồn mở của RISC-V trên cùng một nền tảng benchmark; Weaver and McIntosh-Smith (2023) cho thấy về mặt ISA, RISC-V và AArch64 khá sát nhau ở nhiều chỉ số; Yoo and Choi (2024) ghi nhận RISC-V có khả năng cho ứng dụng thời gian thực; trong khi Dakić et al. (2024) kết luận ARM vẫn nổi trội hơn trong bối cảnh HPC khi xét đến mức độ sẵn sàng của phần mềm, Docker/Kubernetes và tính thực dụng tổng thể. Từ đó có thể rút ra nhận định: RISC-V rất mạnh về tính mở, khả năng tùy biến và giá trị nghiên cứu, nhưng để cạnh tranh ở quy mô lớn vẫn cần hệ sinh thái công cụ và bộ core được xác minh kỹ hơn.

4. Đánh giá độ tin cậy của các nguồn

Mỗi nguồn được đánh giá theo 5 tiêu chí: tác giả, cơ quan xuất bản, phương pháp nghiên cứu, mức độ được sử dụng/trích dẫn trong lĩnh vực và tính cập nhật. Kết quả cụ thể như sau:

1. Asanović, K. and Patterson, D.A. (2014). Tác giả là các học giả gắn với UC Berkeley và có vai trò nền tảng trong sự hình thành RISC-V; cơ quan xuất bản là University of California, Berkeley nên có độ tin cậy học thuật cao. Phương pháp của nguồn này là báo cáo kỹ thuật và lập luận thiết kế kiến trúc, phù hợp cho phần cơ sở lý luận hơn là đo hiệu năng. Nguồn được xem là tài liệu nền tảng, thường được trích dẫn khi trình bày triết lý thiết

kế RISC-V. Tuy nhiên, tài liệu xuất bản từ năm 2014 nên không phản ánh đầy đủ mức độ trưởng thành hiện nay của hệ sinh thái. Đánh giá tổng thể: rất tin cậy cho phần lịch sử ra đời và nguyên lý thiết kế.

2. RISC-V International (2025) – The RISC-V Instruction Set Manual. Đây là tài liệu do tổ chức chuẩn hóa chính thức của RISC-V ban hành nên có thẩm quyền cao nhất khi mô tả ISA và các extension chuẩn. Phương pháp thể hiện dưới dạng đặc tả kỹ thuật, không phải nghiên cứu thực nghiệm, nhưng lại vượt trội về độ chính xác thuật ngữ và nội dung chuẩn hóa. Loại nguồn này không được đánh giá chủ yếu bằng số trích dẫn mà bằng tính chính thức và khả năng làm chuẩn tham chiếu. Tính cập nhật rất cao vì là phiên bản mới trong danh mục tài liệu. Đánh giá tổng thể: rất tin cậy cho mọi nội dung kỹ thuật liên quan đến đặc tả RISC-V.

3. Patterson, D.A. and Waterman, A. (2017) – The RISC-V Reader. Tác giả là những tên tuổi có uy tín cao trong kiến trúc máy tính và gắn trực tiếp với quá trình phát triển RISC-V; sách được xuất bản bởi Strawberry Canyon LLC và được cộng đồng học thuật dùng rộng rãi cho nhập môn. Phương pháp của nguồn là sách chuyên khảo, thiên về giải thích khái niệm và hệ thống hóa kiến thức hơn là benchmark thực nghiệm. Nguồn có giá trị tham khảo tốt và được sử dụng khá nhiều trong giảng dạy cũng như nghiên cứu nền tảng. Hạn chế chính là xuất bản năm 2017 nên một số chi tiết không mới bằng các đặc tả gần đây. Đánh giá tổng thể: tin cậy cao cho phần giới thiệu, học thuật nền tảng và ý nghĩa giáo dục của RISC-V.

4. Dörflinger, A. et al. (2021). Nhóm tác giả đến từ các trường đại học và bài báo được công bố tại hội nghị ACM Computing Frontiers, cho thấy nguồn có qua phản biện học thuật. Phương pháp nghiên cứu là benchmark và so sánh các bộ xử lý RISC-V mã nguồn mở trên cùng nền tảng, vì vậy có giá trị thực nghiệm rõ ràng. Bài báo được cộng đồng tham khảo tốt trong các nghiên cứu về core ứng dụng và hiệu năng. Về cập nhật, năm 2021 vẫn còn phù hợp cho việc đánh giá giai đoạn trưởng thành ban đầu của nhiều core mã nguồn mở, dù chưa bao quát các thế hệ mới nhất. Đánh giá tổng thể: tin cậy cao cho phần so sánh thực nghiệm.

5. Cui, E., Li, T. and Wei, Q. (2023). Tác giả thuộc tổ chức nghiên cứu chuyên môn và bài báo đăng trên IEEE Access, một tạp chí thuộc IEEE có quy trình phản biện rõ ràng. Phương pháp là bài tổng quan (survey) có cấu trúc về các extension của RISC-V, rất phù hợp để khái quát xu hướng mở rộng ISA. Đây là nguồn có giá trị tham khảo tốt vì vừa có tính hệ thống vừa phản ánh nhu cầu ứng dụng theo từng miền. Tính cập nhật cao do công bố năm 2023, sát với giai đoạn bùng nổ extension của RISC-V. Đánh giá tổng thể: rất tin cậy cho phần phân tích tính mô-đun và khả năng mở rộng của kiến trúc.

6. Kalapothas, S. et al. (2023). Nguồn được viết bởi các tác giả thuộc lĩnh vực Electrical and Computer Engineering và đăng trên tạp chí Information. Phương pháp là bài survey về hệ sinh thái học máy trên RISC-V, nên có ích trong việc tổng hợp phần cứng, công cụ và xu hướng ứng dụng AI/ML. Mức độ trích dẫn hiện ở mức khá do bài còn mới, nhưng vẫn đủ giá trị tham khảo vì tổng hợp được một mảng chuyên đề đang phát triển nhanh. Tính cập nhật tốt, song một số nội dung về framework và hệ sinh thái có thể thay đổi nhanh theo thời gian. Đánh giá tổng thể: tin cậy cao cho phần ứng dụng RISC-V trong AI/ML.

7. Gao, Y., Wei, Q. and Cui, E. (2023). Bài báo được công bố trong kỷ yếu hội nghị ACM CNIOT 2023 nên có độ tin cậy học thuật khá tốt, dù mức độ bao quát thường ngắn hơn bài survey trên tạp chí. Phương pháp là tổng quan về compiler, hệ điều hành, simulator và verification cho các extension của RISC-V, phù hợp để đánh giá độ chín của toolchain. Vì là bài hội nghị tương đối mới và hẹp chủ đề, mức độ trích dẫn còn hạn chế hơn các nguồn nền tảng. Bù lại, nguồn có tính cập nhật cao và nêu đúng một thách thức trọng tâm của RISC-V là hệ sinh thái phần mềm. Đánh giá tổng thể: khá tin cậy, đặc biệt hữu ích khi bàn về hạn chế toolchain và hỗ trợ phần mềm.

8. Weaver, D. and McIntosh-Smith, S. (2023). Hai tác giả thuộc University of Bristol và công bố tại SC-W 2023 của ACM, là diễn đàn có uy tín trong lĩnh vực hiệu năng cao. Phương pháp nghiên cứu là so sánh thực nghiệm giữa RISC-V và AArch64 bằng benchmark, instruction count và phân tích đường tới hạn, nên mức độ chặt chẽ về kỹ thuật khá cao. Do bài còn tương đối mới nên số trích dẫn chưa phải thước đo mạnh, nhưng nội dung thực nghiệm trực tiếp làm tăng giá trị tham khảo. Tính cập nhật tốt và bám sát câu hỏi so sánh với ARM. Đánh giá tổng thể: tin cậy cao cho phần đối chiếu ưu và nhược điểm giữa các ISA.

9. Yoo, T. and Choi, B.W. (2024). Bài báo đăng trên Electronics và tập trung vào benchmark RISC-V trong hệ điều khiển robot dùng EtherCAT, cho thấy tác giả có hướng tiếp cận gần với ứng dụng thực tế. Phương pháp là triển khai và kiểm chứng trên bài toán thời gian thực cụ thể, vì vậy mạnh về giá trị minh họa thực nghiệm. Vì

công bố năm 2024 nên số trích dẫn chưa nhiều, nhưng đổi lại tính cập nhật rất cao. Hạn chế của nguồn là phạm vi hẹp, chủ yếu phản ánh bối cảnh điều khiển thời gian thực hơn là toàn bộ hệ sinh thái RISC-V. Đánh giá tổng thể: tin cậy cao cho phần ứng dụng thời gian thực.

10. Dakić, V. et al. (2024). Nhóm tác giả công bố trên Electronics và phân tích ARM với RISC-V trong bối cảnh HPC dùng Docker và Kubernetes, nên nguồn có giá trị thực tiễn tốt cho kỹ thuật máy tính hiện đại. Phương pháp là nghiên cứu thực nghiệm gắn với môi trường triển khai, không chỉ dừng ở mức ISA thuần túy. Do là bài mới, mức độ trích dẫn chưa cao, nhưng nội dung lại rất hữu ích để đánh giá sự sẵn sàng của hệ sinh thái phần mềm và cloud-native. Tính cập nhật là điểm mạnh nổi bật của nguồn này. Đánh giá tổng thể: tin cậy cao cho phần nhận xét về khả năng triển khai thực tế và hạn chế hiện nay của RISC-V.

Tổng hợp lại, các nguồn đáng tin cậy nhất trong báo cáo là tài liệu chuẩn chính thức của RISC-V International, các nguồn nền tảng từ UC Berkeley/Patterson và các bài survey hoặc benchmark có phản biện của ACM, IEEE và các tạp chí chuyên ngành. Các nguồn năm 2024–2025 có ưu thế về tính cập nhật nhưng cần đọc cùng phương pháp nghiên cứu để tránh đánh giá quá rộng từ một bối cảnh thử nghiệm hẹp.

5. Kết luận

RISC-V là chủ đề phù hợp và có giá trị cao đối với sinh viên Kỹ thuật máy tính vì nó liên quan trực tiếp đến kiến trúc bộ xử lý, SoC, hệ nhúng, đồng thiết kế phần cứng-phần mềm và các ứng dụng AI biên. Tổng hợp nguồn cho thấy RISC-V có tiềm năng lớn nhờ tính mở, khả năng mở rộng và hệ sinh thái đang tăng trưởng. Dù vậy, trong những bài toán yêu cầu mức độ sẵn sàng công nghiệp cao, lợi thế của ARM/x86 vẫn rõ hơn ở khía cạnh toolchain, hệ điều hành, hệ sinh thái ứng dụng và quy trình xác minh. Do đó, hướng nghiên cứu/thực hành phù hợp cho sinh viên là tìm hiểu RISC-V như một nền tảng lý tưởng để học kiến trúc máy tính, thiết kế hệ nhúng và thử nghiệm các bộ gia tốc chuyên dụng, đồng thời theo sát quá trình chuẩn hóa và trưởng thành của hệ sinh thái này trong vài năm tới.

STT	Nguồn	Loại nguồn	Nội dung/ đóng góp chính	Đánh giá độ tin cậy
1	Asanović, K. and Patterson, D.A. (2014)	Tech report	Giải thích động cơ thiết kế và triết lý của RISC-V; tài liệu nền tảng.	Tác giả sáng lập RISC-V; Berkeley; có ảnh hưởng học thuật lớn. Hạn chế: cũ (2014), không phản biện tạp chí. Xếp hạng: Rất cao.
2	RISC-V International (2025) Manual	Tài liệu chính thức	Đặc tả kỹ thuật cập nhật nhất về ISA và các mô-đun chuẩn.	Cơ quan tiêu chuẩn chính thức; chính xác kỹ thuật rất cao; rất mới. Hạn chế: mang tính đặc tả, ít phân tích ưu/nhược. Xếp hạng: Rất cao.
3	Patterson, D.A. and Waterman, A. (2017)	Sách	Trình bày dễ hiểu về RISC-V cho học tập và nhập môn.	Tác giả uy tín; nhà xuất bản rõ ràng; giá trị sư phạm cao. Hạn chế: không cập nhật những thay đổi mới nhất. Xếp hạng: Cao.
4	Dörflinger, A. et al. (2021)	Hội nghị ACM	So sánh các nhân RISC-V ứng dụng bằng benchmark, diện tích, công suất.	Bài báo phản biện; phương pháp so sánh rõ; phù hợp kỹ thuật máy tính. Hạn chế: phạm vi core được chọn có giới hạn. Xếp hạng: Cao.
5	Cui, E., Li, T. and Wei, Q. (2023)	Tạp chí IEEE Access	Survey về các ISA extension và nhu cầu mở rộng theo miền ứng dụng.	Tạp chí uy tín; tổng quan có hệ thống; mới hơn tài liệu nền tảng. Hạn chế: survey phụ thuộc vào công trình sẵn có. Xếp hạng: Rất cao.
6	Kalapothis, S. et al. (2023)	Tạp chí Information	Tổng quan hệ sinh thái RISC-V cho AI/ML và bộ gia tốc.	Bài review phù hợp xu hướng mới; tác giả thuộc khoa kỹ thuật. Hạn chế: một số nền tảng AI thay đổi nhanh. Xếp hạng: Cao.
7	Gao, Y., Wei, Q. and Cui, E. (2023)	Hội nghị ACM	Tổng quan về toolchain, OS, simulator và verification cho ISA extension.	Nội dung rất sát vấn đề hệ sinh thái phần mềm; hội nghị ACM. Hạn chế: bài ngắn, mức độ bao phủ thấp hơn tạp chí survey. Xếp hạng: Khá cao.
8	Weaver, D. and McIntosh-Smith, S. (2023)	Hội nghị ACM/SC-W	So sánh thực nghiệm RISC-V và AArch64 ở cấp ISA bằng benchmark và phân tích đường tới hạn.	Phương pháp thực nghiệm rõ; đối chiếu trực tiếp với AArch64. Hạn chế: tập benchmark và cấu hình mô phỏng cụ thể. Xếp hạng: Cao.

STT	Nguồn	Loại nguồn	Nội dung/ đóng góp chính	Đánh giá độ tin cậy
9	Yoo, T. and Choi, B.W. (2024)	Tạp chí Electronics	Đánh giá tính khả dụng của RISC-V trong hệ thống thời gian thực và điều khiển robot.	Bài mới; có triển khai thực tế EtherCAT; phương pháp benchmark rõ. Hạn chế: tập trung vào bài toán thời gian thực. Xếp hạng: Cao.
10	Dakić, V. et al. (2024)	Tạp chí Electronics	So sánh ARM và RISC-V trong bối cảnh HPC, Docker và Kubernetes.	Bài mới, thực nghiệm gần nhu cầu triển khai. Hạn chế: kết quả phụ thuộc nền tảng và mức độ trưởng thành phần mềm hiện tại. Xếp hạng: Cao.

Danh mục tài liệu tham khảo:

Asanović, K. and Patterson, D.A. (2014) Instruction Sets Should Be Free: The Case for RISC-V. Technical Report No. UCB/EECS-2014-146. Berkeley: University of California, Berkeley.

Cui, E., Li, T. and Wei, Q. (2023) 'RISC-V instruction set architecture extensions: A survey', IEEE Access, 11, pp. 24696-24711. doi: 10.1109/ACCESS.2023.3246491.

Dakić, V., Mršić, L., Kunić, Z. and Đambić, G. (2024) 'Evaluating ARM and RISC-V architectures for high-performance computing with Docker and Kubernetes', Electronics, 13(17), 3494. doi: 10.3390/electronics13173494.

Dörflinger, A., Albers, M., Kleinbeck, B., Guan, Y., Michalik, H., Klink, R., Blochwitz, C., Nechi, A. and Berekovic, M. (2021) 'A comparative survey of open-source application-class RISC-V processor implementations', in Proceedings of the 18th ACM International Conference on Computing Frontiers (CF '21). New York, NY: ACM, pp. 12-20. doi: 10.1145/3457388.3458657.

Gao, Y., Wei, Q. and Cui, E. (2023) 'RISC-V ISA extension toolchain supports: A survey', in Proceedings of the 2023 4th International Conference on Computing, Networks and Internet of Things (CNIOT '23). New York, NY: ACM, pp. 924-929. doi: 10.1145/3603781.3603942.

Kalapothis, S., Galetakis, M., Flami, G., Plessas, F. and Kitsos, P. (2023) 'A survey on RISC-V-based machine learning ecosystem', Information, 14(2), 64. doi: 10.3390/info14020064.

Patterson, D.A. and Waterman, A. (2017) The RISC-V Reader: An Open Architecture Atlas. Berkeley, CA: Strawberry Canyon LLC.

RISC-V International (2025) The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture. Version 20250508. Available at: https://docs.riscv.org/reference/isa/v20250508/_attachments/riscv-unprivileged.pdf (Accessed: 4 April 2026).

Weaver, D. and McIntosh-Smith, S. (2023) 'An empirical comparison of the RISC-V and AArch64 instruction sets', in Proceedings of the SC '23 Workshops of The International Conference on High Performance Computing, Network, Storage, and Analysis (SC-W '23). New York, NY: ACM, pp. 1557-1565. doi: 10.1145/3624062.3624233.

Yoo, T. and Choi, B.W. (2024) 'Real-time performance benchmarking of RISC-V architecture: implementation and verification on an EtherCAT-based robotic control system', Electronics, 13(4), 733. doi: 10.3390/electronics13040733.