Univerzitet u Beogradu
Elektrotehnički fakultet



Linearni naponski regulator za napajanje VCO

Izveštaj sa projekta

Mentor:
prof. dr Radivoje Đurić

Autori:
Mihajlo Pavlović, 21/0343
Jovan Jeremić , 16/0554

Beograd, avgust 2026.

Sažetak

Ovaj radi prati postupak projektovanja g_m/I_D metodologijom, linearnog naponskog regulatora sa dvostepenim pojačavačem greške u $65nm$ integrisanoj CMOS tehnologiji. LDO treba projektovati tako da može biti korišćen za napajanje VCO-a. Kako bi se pojećao propusni opseg LDO-a uvodi se kompenzacija sa izlaza LDO-a na izlaz pojačavača greške.

Simulacije i layout rađeni su u Cadance Virtuoso alatu, a verifikacija layouta u Cadance Calibre alatu.

Ključne reči: LDO, Kompenzanija, Dvostepeni pojačavač greške, g_m/I_D

Sadržaj

1 Uvod **3**

2 Teoretska osnova i speciikacija regulatora **4**
2.1 Analiza predloženog regulatora 4
2.2 Specifikacije 5

3 Projektovanje regulatora **6**
3.1 Procena g_m/I_D i L tranzistora 6
3.2 Kalkulacije širina tranzistora 9
3.3 Procena kompenzacionih elemenata 9

4 Simulacije regulatora **11**
4.1 Rezultati simulacija 12

5 Layout i post-layout simulacije **15**

6 Zaključak **19**

Spisak slika

1.1 Šema linearnog naponskog regulatora 3

2.1 Šema linearnog naponskog regulatora 4

3.1 Grafik pojačanja u zavisnosti od g_m/I_D 8

4.1 Realna šema isprojektovanog regulatora 11
4.2 Testbench regulatora 12
4.3 Rezultati simulacije nad idealnom šemom 13
4.4 Rezultati simulacije nad realnom šemom 13
4.5 Rezultati idealnih simulacija 13
4.6 Rezultati simulacija realnog kola 14

5.1 Layout regulatora 15
5.2 Dodatni slojevi layouta 16
5.3 Numerički rezultati PEX *simulacije* 16
5.4 Grafički rezultati izlaznog napona PEX *rezultata* 17
5.5 Grafički rezultati fazne margine i pojačanja u povratnoj sprezi PEX *rezultata* 17
5.6 Grafički rezultati simulacije izlaznog šuma PEX *rezultata* 17
5.7 Grafički rezultati $PSRR$ PEX *rezultata* 18
5.8 Numerički rezultati $corners$ *simulacije PEX rezultata* 18


Glava 1

Uvod

Ovaj projekat usko prati šemu iz rada *The Design of An LDO Regulator*[1]. Za projektovanje korišćeni su slajdovi sa predavanja iz predmeta Analogna Integrisana Kola sa četvrte godine osnovnih studija na Elektrotehničkom fakultetu, Univerziteta u Beogradu. Korišćena je i njiga *Structured Analog CMOS Design* [2].

LDO u osnovi sadrži *pass* tranzistor, obično PMOS, koji služi za regulaciju izlaznog napona na njegovom sorsu i *pojačavač greške* čiji je izlaz povezan na gejt *pass* tranzistora. Predložena arhitektura LDO-a u radu sadrži dvostepeni diferencijalni pojačavač greške.

Šema predloženog regulatora prikazana je na slici 1.1.



Slika 1.1: *Šema linearnog naponskog regulatora*

Na plus priključak pojačavača greške dovodi se konstantan referentni napon od $0.5V$ a kako bi se ostvari negativna povratna sprega, na minus priključak pojačavača greške se dovodi izlaz regulatora, podeljen sa 2 pomoću strujnog razdelnika.

VCO se modeluje kao 0.5 pF kapacitivnošću koja se nalazi na izlaznoj grani LDO-a. Kako je kapacitinost na izlatu LDO-a fiksna, potrebno je kompenzovati LDO sa izlaza pojačavača grešče na izlaz celog sistema, odnosno preko tranzistora *pass* tranzistora.


Glava 2

Teoretska osnova i speciikacija regulatora

2.1 Analiza predloženog regulatora

Ovakva arhitektura naponskog regulatora izabrana je najviše iz praktičnik razloga. U radu već ostoje izračunate vrednosti tranzistora koje mogu da služe kao referentna tačka i kao definitivno rešenje kako validnost kola ne bi dolazila u pitanje. Takođe u radu je ostvaren veoma dobar PSRR i propusni opseg štoje dodatno motivisalo autore da projektuju ovakav regulator.

Pojačavač greške koji ćemo na dalje u tekstu zvati samo pojačavač, na minus priključku dobija signal greške koja se ostvaruje na izlazu celog regulatora i tu grešku uporedjuje sa plus priključkom. Tranzistori $M1$ i $M2$ u zavisnosti od napona na svojim gejtovima menjaju raspodelu struja kroz dve grane prvog stepena. Pošto kroz gejtove MOS tranzistora u stacionarnom režimu praktično ne protiče struja, kroz otpornike $Ra1$ i $Ra2$ takođe praktično nema DC struje, pa je pad napona na njima približno jednak nuli, što otpornike $Ra1$ i $Ra2$ efektivno čini kratkim spojevima i diodno spaja tranzisore $M3$ i $M4$. Razlog postojanja $Ra1$ i $Ra2$ je što pri višim frekvencijama rada kola, tranzistori $M3$ i $M4$ prestaju da budu spojeni što za uzvrat daje veće pojačanje, a sa samim tim i bolje pojačanje u povratnoj sprezi(*eng. Loop Gain*) što za uzvrat daje veći propusni opseg f_T, manji $PSRR$ i bolji *Slew Rate* stepena.



Slika 2.1: *Šema linearnog naponskog regulatora*

Naponi $V1-$ i $V1+$ koji kontrolišu gejtove tranzistora drugog stepena. Struja koja se stvara na tranzistoru $M5$ variranjem $V1-$ napona, se preko diodno spojenih tranzistora $M7$ i $M8$ preslikava i oduzima sa strujom generisanom na tranzistoru $M6$, što pravi napon na gejtu Pass tranzistora. Ovakva konfiguracija drugog stepena omogućava nam još bolji PSRR, pošto se sve varijacije napona napajanja VDD koje utiču na obe grane i prvog i drugog stepena, međusobno negiraju oduzimanjem struja na izlazu pojačavača. Ovaj metod slikovito je prikazan na slici 2.1.

Pojačavač se kompenzuje Milerovom kompenzacijom, doduše ova kompenzacija nije standardna kompenzacija regulatora. Kompenzacija se ne vrši u kolu pojačavača, već se jednim krajem veže za izlazni, a drugim za ulazni čvor pojačavača. Na ovaj način, kompenzacija ne samo da menja faznu marginu i pojačanje pojačavača, već i dodaje dodatnu kapacitivnost na izlaz regulatora, koja zajedno sa fiksnih 0.5 pF dodatno reguliše regulator, tako da ovaj kompenzacioni kondenzator možemo da posmatramo kao dodatnu kapacitivnost koja će doterati naše C_L na željenu vrednost.

2.2 Specifikacije

Predloženi LDO na svom izlazu treba da drži konstantan napon od $1V$. Napon napajanja VDD varira u opsegu $1.1V$ do $1.3V$. Maksimalna izlazna struja regulatora je $I_{out} = 5mA$. Pošto je u radu [1] propusni opseg regulatora $4GHz$ cilj ovog projekta će takodje biti $4GHz$. U radu je ostvaren $PSRR$ od -40 dB i to će biti cilj projekta ali kako ćemo videti, taj cilj neće biti fokus niti finalna tačka. Šum na izlazu treba obezbediti da bude manje od $50nV/\sqrt{Hz}$.

Glava 3

Projektovanje regulatora

Za početak, u Jupyter svesci napravićemo *lookup* tabele (u daljem tekstu LUT) koje će pomoći u projektovanju. LUT-ove ćemo simbolično nazvati prema tome koje informcije tražimo od njih.

Jednačina (3.1) je osnovna jednačina koju koristimo za projektovanje veličina naših tranzistora. Preko nje pretraživanjem LUT-a dolazimo do vrednosti JD kojom računamo W naših tranzistora računanjem količnika struje kroz taj tranzistor i dobijenom gustinom struje.

$$\begin{aligned} J_D &= \mathrm{LUT}_{J_D}\left(\mathrm{tranz}, \frac{g_m}{I_D}, V_{DS}, V_{SB}, L\right), \\ W &= \frac{I_D}{J_D}. \end{aligned} \tag{3.1}$$

Jednačina (3.2) uvodi apstraktne definicije LUT-ova korišćenih u projektu, uzeti u obzir da je svaki V_{GS}, V_{DS} korišćen za NMOS tranzistore a V_{SG}, V_{SD} korišćen za PMOS tranzistore ali jednačine su navedene samo za NMOS tranzistore kako ne bi bilo nepotrebno ponavljanja.

$$\begin{aligned} V_{GS} &= \mathrm{LUT}_{\mathrm{GS}}\left(\mathrm{tranz}, \frac{g_m}{I_D}, V_{DS}, V_{SB}, L\right), \\ V_{DS} &= \mathrm{LUT}_{\mathrm{DS}}\left(\mathrm{tranz}, \frac{g_m}{I_D}, V_{GS}, V_{SB}, L\right), \\ \frac{g_m}{I_D} &= \mathrm{LUT}_{\mathrm{gm}}(\mathrm{tranz}, V_{GS}, V_{DS}, V_{SB}, L), \\ \frac{g_{ds}}{I_D} &= \mathrm{LUT}_{\mathrm{gds}}(\mathrm{tranz}, V_{GS}, V_{DS}, V_{SB}, L). \end{aligned} \tag{3.2}$$

3.1 Procena g_m/I_D i L tranzistora

Projektovanje ćemo početi od najvažnije komponente u komu, pass tranzistora. Dužina tranzistora, kako bi ostvarili što linearniji napon na njegovom drejnu odnosno na izlazu regulatora, mora biti što manja. Time vođeni izabraćemo veličinu $L_{pass} = 65nm$ kao minimum koji nam dozvoljava tehnologija. Kako je na ulazu u naš regulator u najgorem slučaju imamo $VDD = 1.1V$ i na izlazu imamo $V_{out} = 1V$ što znači da je *dropout voltage* $V_{dropout} = 0.1V$ u najgorem slučaju. $V_{dropout}$ regulatora je ujedno i V_{SD} PMOS pass tranzistora, a kako bi mogli da ostvarimo taj *dropout*, potrebno je da izaberemo $g_m/I_{D_{pass}} \geq 7$.

Što se tiče tranzistora u pojačavaču situacija je malo drugačija. Naponi u pojačavaču su medjusobno zavisni i odredjeni su jednacinom (3.3).

$$
\begin{aligned}
V_{pass} &= V_{DD} - \mathrm{LUT}_{GS}\left(\mathrm{pch}, \left(\frac{g_m}{I_D}\right)_{\mathrm{pass}}, 0.1, 0, L_{\mathrm{pass}}\right), \\
V_{1+} &= V_{DD} - \mathrm{LUT}_{GS}\left(\mathrm{pch}, \left(\frac{g_m}{I_D}\right)_{p2}, V_{DD} - V_{pass}, 0, L_d\right), \\
V_{1a} &= V_S + \mathrm{LUT}_{DS}\left(\mathrm{nch}, \left(\frac{g_m}{I_D}\right)_{n1}, 0.5 - V_S, 0, L_d\right), \\
V_{2a} &= V_{DD} - \mathrm{LUT}_{GS}\left(\mathrm{nch}, \left(\frac{g_m}{I_D}\right)_{n2}, V_{DD} - V_{1a}, 0, L_d\right).
\end{aligned} \tag{3.3}
$$

A g_m/I_D svih tranzistora možemo izračunati pomoću odredjenih napona i dodatnih parametara koji su odredjeni specifikacijama ili pretpostavkama. Sa oznakom n1 označavamo NMOS tranzistore prog stepena pojačavača, sa p1 PMOS tranzistore prvog stepena. Za drugi stepen označavamo tranzistore dualno.

$$
\begin{aligned}
\left(\frac{g_m}{I_D}\right)_{n1} &= \mathrm{LUT}_{gm}(\mathrm{nch}, 0.5 - V_S, V_{1+} - V_S, 0, L_d), \\
\left(\frac{g_m}{I_D}\right)_{p1} &= \mathrm{LUT}_{gm}(\mathrm{pch}, V_{DD} - V_{1+}, V_{1+} - V_S, 0, L_d), \\
\left(\frac{g_m}{I_D}\right)_{n2} &= \mathrm{LUT}_{gm}(\mathrm{nch}, V_{2a}, V_{pass}, 0, L_d), \\
\left(\frac{g_m}{I_D}\right)_{p2} &= \mathrm{LUT}_{gm}(\mathrm{pch}, V_{DD} - V_{1+}, V_{DD} - V_{pass}, 0, L_d).
\end{aligned} \tag{3.4}
$$


U jednačinama (3.3) i (3.4) možemo primetiti da imamo samo 2 stepena slobode, napone V_S i V_{1+}, odnosno vrednosti $g_m/I_{D_{n1}}$ i $g_m/I_{D_{p2}}$. Po zahtevu projekta potrebno je ostvariti PSRR od 40db, a kako je PSRR dat formulom (3.5), zaključujemo da je u našem slučaju potrebno minimalno pojačanje od $A = 200$ odnosno od $A[dB] = 46dB$.

$$
\begin{aligned}
\frac{v_{\mathrm{out}}}{v_{\mathrm{DD}}} \approx \frac{1}{A_1\beta} &= \left(1 + \frac{R_1}{R_2}\right)\frac{1}{A_1}, \\
\beta = \frac{R_2}{R_1 + R_2} &= \frac{V_{\mathrm{REF}}}{V_{\mathrm{OUT}}}, \\
\mathrm{PSRR} &= 20\log_{10}\left|\frac{v_{\mathrm{out}}}{v_{\mathrm{DD}}}\right|.
\end{aligned} \tag{3.5}
$$

Deljenjem našeg kola bisekcijom i razlaganjem na šemu za male signale, veoma lako možemo doći do jednačine ukupnog pojačanja, koja je direktno zavisna od g_m/I_D svih tranzistora kao i od gds/Id.

$$
\begin{aligned}
A_p &= \frac{\left(\frac{g_m}{I_D}\right)_{\text{pass}}}{\frac{1}{V_{\text{OUT}}} + \left(\frac{g_{ds}}{I_D}\right)_{\text{pass}}}, \\
A_1 &= \frac{\left(\frac{g_m}{I_D}\right)_{n1}}{\left(\frac{g_{ds}}{I_D}\right)_{n1} + \left(\frac{g_{ds}}{I_D}\right)_{p1}}, \\
A_2 &= \frac{\left(\frac{g_m}{I_D}\right)_{p2}}{\left(\frac{g_{ds}}{I_D}\right)_{n2} + \left(\frac{g_{ds}}{I_D}\right)_{p2}}, \\
A_{\text{uk}} &= A_p A_1 A_2.
\end{aligned}
\tag{3.6}
$$

Vodeći se jednačinama (3.3),(3.4),(3.6), variranjem napona V_S i V_{1+} možemo plotovati izlazno pojačanje regulatora u zavisnosti od $g_m/I_{D_{n1}}$ za više različitih vrednosti $g_m/I_{D_{p2}}$. Za početnu vrednost $g_m/I_{D_{pass}}$ uzećemo 7 a za parametar L_d, u projektovanju uzećemo $130nm$ kao početnu tačku, ali i na dalje ćemo se držati manjih veličina, naivno se vodeći logikom da će biti teško postići 4GHz propusni opseg. Grafik koji dobijemo prilikom projektovanja regulatora je prikaza na slici 3.1.



Slika 3.1: *Grafik pojačanja u zavisnosti od* g_m/I_D

Sa slike možemo videti da ukupno pojačanje Auk dobija vrednosti 200 ako uzmemo vrednosti g_m/I_D veće od 14. Radi praktičnosti, uzećemo iste g_m/I_D za sve tranzistore u pojačavaču. Prema simulacijama dobijaju se male varijacije, tako da pretpostavljamo da nije veliki problem. Kako bi bili sigurni, izabrali smo vrednosti $g_m/I_D = 18$.

Yaustavljamo se na sto manjim veličinama g_m/I_D jer u koliko bi nastavili ka višim vrednostima, cena koju plaćamo je propusni opseg i u nekim slučajevima stabilnost.

3.2 Kalkulacije širina tranzistora

Struja potrebna na izlazu je $I_{out} = 5mA$. Postavićemo otpornike u razdelniku da budu $R1 = R2 = 500\Omega$ pošto nema potrebe da budu veći. Struja kroz otpornike iznosi $1mA$, što znači da struja kroz pass traznistor iznosi $6mA$. Struju polarizacije usvaja ismustveno, 2% od struje na izlazu, odnosno $Ibias = 100uA$, što čini struje kroz grane prvog i drugog stepena da budu $50uA$. Ubacivanjem ovih parametara u LUT-ove, dobijamo širine tranzistora. Kompletne dimenzije sa g_m/I_D parametrima su prikazane u tabeli 3.1. Najviše ovih kalkulacija biće urađeno praćenjem predavanja sa predmeta Linearna elektronika sa treće godine osnovnih akademskih studija. Takodje je kao primer kako treba frekvencijski analizirati kolo korišćen i rad [3]

M	g_m/I_D	L [nm]	W [μm]
M_0	7	65	300
M_1/M_2	18	130	10
M_3/M_4	18	130	10
M_5/M_6	18	130	25
M_7/M_8	18	130	25

Table 3.1: Dimenzije i g_m/I_D parametri tranzistora

3.3 Procena kompenzacionih elemenata

Kako bismo procenili potrebne veličine moramo da zadjemo u analizu polova i nula koje imamo u kolu. Kompenzaciju vršimo pomeranjem nedominantnog pola na više učestanosti takod a dobijemo faznu marginu od $\varphi_m = 60°$. U tabeli 3.2 nalaze se sve interne kapacitivnosti, otpornosti kao i g_m i g_{ds} svih tranzistora. Usvajamo ponovo označavanje tranzostora po njihovom tipu i broju stepena.

Tranzistor	C_{GS} [fF]	C_{GD} [fF]	C_{DB} [fF]	g_m [μS]	g_{ds} [μS]	r_o [kΩ]
pass	226.553	157.708	264.431	35000.000	30823.494	0.03244
$n1$	4.185	1.698	3.164	360.000	10.837	92.276
$p1$	7.290	3.214	5.545	360.000	11.870	84.246
$n2$	22.289	9.097	17.207	1800.000	63.980	15.630
$p2$	35.846	15.730	27.030	1800.000	57.249	17.468

Table 3.2: Interne kapacitivnosti, otpornosti i transkonduktansi tranzistora

Polovi našeg sistema i nula koju unosi kompenzacija prikazani su u jednačini (3.7). Vrednosti otpornosti i kapacitivnosti iz šeme za male signale, kao i vrednosti pojačanja i transkonduktanse koje će biti korišćene u daljim izrazima date su u jednačini (3.8).

$$
\begin{aligned}
|p_1| &\approx \frac{1}{g_m R_X R_Y C_K}, \qquad f_{p1} = \frac{1}{2\pi g_m R_X R_Y C_K}, \\
|p_2| &\approx \frac{g_m}{C_X + C_Y}, \qquad f_{p2} = \frac{g_m}{2\pi \left(C_X + C_Y\right)}, \\
\omega_T &= \frac{g_{m\mu}}{C_K},
\end{aligned}
\tag{3.7}
$$

Vrednost dominantnog pola se dobija da je reda 20-ak MHz dok je vrednost nedominantnog pola na oko $5GHz$. Na ovaj način efektvno smo pomerili nedominantni pol na više učestanosti a nulu koju unosi kompenzacija, smo sa kompenzacionim otpornikom R_K pomerili u beskonačnost.

$$
\begin{aligned}
R_X &= r_{o,n2} \parallel r_{o,p2}, \\
R_Y &= r_{o,\text{pass}} \parallel R_{L,\text{ac}} \parallel \left(R_{F1} + R_{F2}\right), \\
C_X &\approx C_{GS,\text{pass}} + C_{DB,n2} + C_{DB,p2}, \\
C_Y &\approx C_L + C_{DB,\text{pass}}, \\
A_1 &= g_{m,n1} \left(r_{o,n1} \parallel r_{o,p1}\right), \\
g_{m\mu} &= \beta A_1 g_{m,p2}
\end{aligned}
\tag{3.8}
$$


Ubacivanjem parametara fazne margine i pojačanja u povratnoj sprezi, dolazimo do finalne procene kompenzacione kapacitivnosti od $C_K = 720fF$. Vrednost kompenzacionog otpornika smo uzeli $R_K = 300\Omega$, ponovo naivno prateći rad. Razlog tome je što testovima nismo videli veliku razliku ali to će se kasnije pokazati isto fatalno.

$$
\begin{aligned}
|p_2| &= \tan\left(\varphi_m\right) \omega_T, \\
\varphi_m = 60^\circ \quad &\Longrightarrow \quad \tan\left(\varphi_m\right) = \sqrt{3}, \\
\frac{g_m}{C_X + C_Y} &= \sqrt{3}\, \frac{g_{m\mu}}{C_K}, \\
\boxed{C_K &= \sqrt{3}\, \frac{g_{m\mu}}{g_{m,pass}} \left(C_X + C_Y\right)}
\end{aligned}
\tag{3.9}
$$

Glava 4

Simulacije regulatora

Radi praktičnosti postavili smo identične veličine svih tranzistora u pojačavaču, vrednosti $L_d = 130nm, W_d = 20um$ i blagim varijacijama pass tranzistora, pronašli smo optimalnu veličinu $L_pass = 65nm, W_pass = 130um$. Ova širina dosta odstupa od naše projektovane ali simulacijama smo utvrdili da je ova veličina najbolja. Šema regulatora sa realnim modelima i strujnim ogledalom, napravljena u softverskom alatu Virtuoso prikazana je na slici 4.1.




Slika 4.1: *Realna šema isprojektovanog regulatora*

U realne simulacije ubacili smo i strujno ogledalo umesto napajanja direktno iz strujnog generatora. Odnos strujnog ogledala je 1 : 5. Strujno ogledalo se napaja iz testirane struje koja je finalno izmerena da bude $I_Q = 28uA$. *Multiplier* vrednost tranzistora $M9$ postavljena je da bude 5 puta veća od *multiplier* vrednosti tranzistora M10 u grani koja je povezana na strujni generator, a dimenzije oba tranzistora su $L_m = 400nm, W_m = 50um$.

U šemu su dodati i takozvani *dummy* tranzistori koji efektivno ne služe ničeku ali pomažu kako bi simetrija tranzistora bila bolja i kako bi u hemijskom procesu "*etching*"-a ne bi nastradali funkcionalni tranzistori. Ovi tranzistori se dodaju u layout fazi sa strane ili skoz oko naših uparenih i interdimenzionisanih tranzisotra, ali se morau i dodati na šemu kako LVS ne bi prijavljivao probleme.

Ovakvu šemu regulatora potom dodajemo u *testbench* prikazan na slici 4.2 sa kog efektivno možemo testirati i simulirati idealne modela, potom realne a na posletku i modele sa ekstrakovanim parazitima.



Slika 4.2: *Testbench regulatora*

4.1 Rezultati simulacija

Kako bi testirali ispravnost regulatora namestili smo 4 simulacije: dc simulacije, simulacije stabilnosti, simulacije šuma i XF kompleksne simulacije simulacije. Parametri simulacija prikazani su u tabeli 4.1

Simulacija	**Parametar**	**Opseg**
DC	I_{OUT}	0–5 mA
STB	f	1 Hz–10 GHz
Noise	f	1 Hz–10 GHz
XF	f	1 Hz–10 GHz

Table 4.1: Pregled izvršenih simulacija

Odradjene su pre svega simulacije nad idealnom i realnom šemom. U realnoj šemi zamenili smo vrednosti otponika i kondenzatora sa idealnih na realnije modele za simulaciju *rpollywo* i *mimcap* za otpornike i kondenzatore respektivno. Takodje ključna razlika izmedju realne i idealne šeme je u tome što u idealnoj nemamo ogledalo, a u realnoj imamo. Numerički rezultati idealnih i realnih simulacija prikazani su na slikama 4.3 i 4.4 respektivno.


Details	Value
getData("phaseMargin" ?result "stb_margin")	73.97
getData("phaseMarginFreq" ?result "stb_margin")	438.8M
getData("gainMarginFreq" ?result "stb_margin")	3.25G
getData("gainMargin" ?result "stb_margin")	20.17
db(mag(getData("loopGain" ?result "stb")))	
phaseDegUnwrapped(getData("loopGain" ?result ...	
db(getData("/VDD" ?result "xf"))	
dB20(value(getData("/VDD" ?result "xf") 10000000))	-30.48
VDC("/VOUT")	998.9m
/VOUT	
value("/VOUT " 0.001)	/VOUT

Slika 4.3: *Rezultati simulacije nad idealnom šemom*

Details	Value
getData("phaseMargin" ?result "stb_margin")	51.54
getData("phaseMarginFreq" ?result "stb_margin")	440.5M
getData("gainMarginFreq" ?result "stb_margin")	4.768G
getData("gainMargin" ?result "stb_margin")	27.61
db(mag(getData("loopGain" ?result "stb")))	
phaseDegUnwrapped(getData("loopGain" ?result...	
db(getData("/VDD" ?result "xf"))	
dB20(value(getData("/VDD" ?result "xf") 1000000...	-31.83
VDC("/VOUT")	998.8m
/VOUT	
db(getData("out" ?result "noise"))	
value(getData("out" ?result "noise") 1000000)	20.49n
OP("/I29/M1" "ids")	53.07u
OP("/I29/M9" "ids")	105.8u
OP("/I29/M6" "ids")	-58.06u


Slika 4.4: *Rezultati simulacije nad realnom šemom*

Na slikama 4.5 i 4.6 prikazani su grafički prikazani reazultati Fazne margine i pojačanja u povratnoj sprezi u zavisnosti od frekvencije, kao i rezultati napona na izlazu u zavisnosti od 0 do $5mA$ izlazne struje. Rezultati šuma i $PSRR$ nisu grafički prikazani iz praktičnih razloga, ništa naročito nam ne govore, dovoljno su numerički rezultati.



(a) *Rezultati simulacije fazne margine i pojačanja u povratnoj sprezi* (b) *Rezultati simulacije izlaznog napona regulatora*

Slika 4.5: *Rezultati idealnih simulacija*



(a) *Rezultati simulacije fazne margine i pojačanja u povratnoj sprezi*

(b) *Rezultati simulacije izlaznog napona regulatora*


Slika 4.6: *Rezultati simulacija realnog kola*

Sa simulacija možemo videti da je već u startu $PSRR$ nezadovoljavajuć. Bolji $PSRR$ možemo postići ako povećamo dužine tranzistora u pojačavaču ali i povećanjem struje polarizacije. Takodje možemo povećati i variranjem dimezija pass tranzistora kako bi smanjili propusni opseg ali zatim smanjemnjem otpornika u grani kompenzacije Rk možemo nadomestiti to. Sve u svemu, sa ovim rezultatima autori su nastavili na layout usled nedostatka vremena i znanja.

Glava 5


Layout i post-layout simulacije

Sa oako projektovanim regulatorom prešli smo na *layout*. Finalni *layout* prikan je na slici 5.1 . Svai tranzistori istog tipa i istog stepena u pojačavaču su upareni, tako da smo pomoću programskog dodatka *Modgen* tranzistore i njihove *dummy* tranzistore uparili u *common centroid* konfiguraciji $\frac{AB}{BA}$, pa smo potom uparene tranzistore okružili *guard ring*-ovima kako bi manje parazitno uticali jedni na druge i kako bi razvlačenje mase i napajanja bilo jednostavnije.




Slika 5.1: *Layout regulatora*


Layout je mogao biti malo precizniji i sa manje linija koje se preklapaju. Tranzistori su mogli biti bliži kako bi regulator zauzimao manje površine ali sve su to sitnice na koje se autori nisu obazirali puno. Problem u toku izrade lazouta je predstavljao napon V_{BS} tranyistora $M1$ i $M2$. LVS simulacije su prijavljvale problem kako sors i baza nisu spojeni. Taj problem smo otklonili modifikovanjem šeme i prisilnim konektovanjem baze ovih dveju tranzistora na masu, pa potom prespajanjem baze *dummy* tranzistora koja se nalazi na masi sa bazom funkcionalnih tranzisotra. Ovaj problem je takođe mogao biti otklonjen dodavanjem *deep* $N - well$ sloja oko tranzistora bez modifikovanja šeme. Na slikama 5.2 a) do d) prikazani su slojevi $M1$, $M2$, $M3$ i PO layouta.




(a) *M1 sloj layouta*



(b) *M2 sloj layouta*



(c) *M3 sloj layouta*




(d) *PO sloj layouta*

Slika 5.2: *Dodatni slojevi layouta*


Nakon što su DRC i LVS testovi uspešno položeni, ekstrakcijom parazita odnosno pokretanjem PEX simulacije dolazimo do finalnog proizvoda koji je spreman na testiranje. Rezultati simulacija biće prikazani na narednim slikama, prvo numerički rezultati, pa potom i grafički prikaz svih rezultata i na posletku numerički rezultati *corners* simulacije gde testiramo regulator pri različitim vrednosti napajanja i pri različitim temperaturama. Radi praktičnosti, sve slike će biti označene bez dodatnih komentara o njima. *Monte Carlo* simulaciju nije bilo moguće uraditi zbog problema ili u softveru ili zbog veoma loše ekstrakcije parazita.

Details	Value
getData("phaseMargin" ?result "stb_margin")	51.44
getData("phaseMarginFreq" ?result "stb_margin")	264M
getData("gainMarginFreq" ?result "stb_margin")	3.2G
getData("gainMargin" ?result "stb_margin")	32.51
db(mag(getData("loopGain" ?result "stb")))	
phaseDegUnwrapped(getData("loopGain" ?result...	
db(getData("/VDD" ?result "xf"))	
dB20(value(getData("/VDD" ?result "xf") 1000000...	-27.2
VDC("/VOUT")	974.4m
/VOUT	
db(getData("out" ?result "noise"))	
value(getData("out" ?result "noise") 1000000)	19.78n


Slika 5.3: *Numerički rezultati PEX simulacije*




Slika 5.4: *Grafički rezultati izlaznog napona PEX rezultata*



Slika 5.5: *Grafički rezultati fazne margine i pojačanja u povratnoj sprezi PEX rezultata*



Slika 5.6: *Grafički rezultati simulacije izlaznog šuma PEX rezultata*



Slika 5.7: *Grafički rezultati PSRR PEX rezultata*

Parameter	Nominal					C0_0	C0_1	C0_2	C0_3	C0_4	C0_5	C0_6	C0_7	C0_8
VDD	1.2					1.1	1.1	1.1	1.2	1.2	1.2	1.3	1.3	1.3
temperature	27					-40	27	75	-40	27	75	-40	27	75

ows

Output	Nominal	Spec	Pass/Fail	Min	Max	C0_0	C0_1	C0_2	C0_3	C0_4	C0_5	C0_6	C0_7	C0_8
Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter	Filter
getData("phaseMargin" ?result "...	51.44	< 75	fail	42.02	53.33	eval err	eval err	eval err	50.08	51.44	53.33	42.02	42.66	42.7
getData("phaseMarginFreq" ?re...	264M			207.7M	457.2M	eval err	eval err	eval err	207.7M	264M	262.3M	314.9M	434M	457.2M
getData("gainMarginFreq" ?resu...	3.2G	> 3G	fail	3.091G	3.455G	eval err	eval err	eval err	3.455G	3.2G	3.091G	3.255G	3.401G	3.315G
getData("gainMargin" ?result "st...	32.51	> 20	fail	24.72	35.8	eval err	eval err	eval err	35.8	32.51	32.88	28.02	25	24.72
dB20(value(getData("/VDD" ?res...	-27.2	< -30	fail	-33.84	1.574	1.492	1.574	1.532	-27.1	-27.2	-26.03	-32.54	-33.84	-33.47
VDC("/VOUT")	974.4m	range 0.990 1.01	near	922.6m	976.8m	940.1m	929.3m	922.6m	974.6m	974.4m	974.3m	976.5m	976.6m	976.8m
value(getData("out" ?result "noi...	19.78n	< 50n	pass	1.359n	20.32n	1.359n	1.621n	1.711n	20.32n	19.78n	19.94n	20.28n	19.98n	20.29n

Slika 5.8: *Numerički rezultati corners simulacije PEX rezultata*

Sa simulacija uviđamo jako velike probleme. $PSRR$ je užasan, V_{out} je nezadovoljavajuć i pri određenim vrednostima *corners* simulacije kolo ulazi u nestabilnost i ne možemo videti rezultate simulacija. Problem je bio u samom koraku projektovanja i svakom sledećom fazom realizacije se povećavao i imitirao domino efekat. V_{out} smo probali da popravimo podešavanjem otpornika u razdelniku, ali na taj način bii direktno uticali na polove kola i pravili bi dodate nestabilnosti u kolu.

Glava 6

Zaključak

Radeći projekat, stekli smo osnovne tehnike u projektvanju kola u $CMOS$ integrisanoj tehnologiji. Postupak projektovanja je veoma iterativan ne samo na nivou jedne faze, već je potrebno vraćati se iterativno u prošle faze projektovanja i popravljati nepredviđene greške, ili iskustveno predvideti greške. U početku nismo projektovali regulator za lazout i to nas je koštalo dosta vremena i rezultatima nakraju. Dodatne modifikacije smo mogli da napavimo i u lazout fazi projekta a i ranije kako bi izbegli užasne rezultate. Trebali smo predvideti nestabilnost i to posraviti kao prioritet umesto propusnog opsega, koji čini nam se, je bio najmanji problem postići.

Dosta koraka gm/Id metodologije je ispoštovano i ručni proračuni su igrali ključnu ulogu. Za bolje projektovanje potrebni su precizniji podeli kao i neki drugi vid projektovanja koji će učiniti proces iterativijim i preciznijim. Ozbiljnu prepreku nam je predstavljao takodje manjak poznavanja softverskog alata Virtuoso, doduše to se jako brzo nadomesti. Verujemo da usavršavanje samo u korišćenu ovog alata može proizvesti veoma bogate plodove.

Veštačka inteligencija je bila korišćena u izradi projekta i pisanju ovog izveštaja ali samo na mestima gde ne može narušiti znanju autora. Bila je korišćena kao alat, kako bi nadomestila lenjost autora da pišu *python* skripte ručno kao i *latex* kodove za jednačine. Njenu korist smo pokušavali da svedemo isključivo na alatku kojom proces može biti više produktivan a manje mukotrpan. Sve ideje, reči i kalkulacije(u opštim brojevima) su oreginalne i ljudkse.

Literatura

[1] Behzad Razavi, *The Design of An LDO Regulator*, IEEE Solid-State Circuits Magazine, Proleće 2022.

[2] Danica Stefanović, *Structured Analog CMOS Design*, Switzerland, 2008.

[3] Annajirao Garimella, *Pole-Zero Analysis of Low-Dropout (LDO) Regulators: A Tutorial Overview*, New Mexico State University, Las Cruces, 2012.