# Лабораторная работа 2

### 1. Цель

Ознакомиться с возможностями настройки архитектуры системы команд, обработкой исключений/прерываний и принципами работы сборщика программ.

## 2. Задание

- 1. Необходимо добавить копию репозитория SCR1 https://github.com/syntacore/scr1 в ваш личный аккаунт на GitHub (который вы заводили для предыдущих лабораторных). Это будет ваш рабочий репозиторий, в котором вы сможете делать любые изменения с проектом. Копирование производится командой fork https://help.github.com/en/articles/fork-a-repo.
- 2. В репозитории создать ветку с именем lab\_scr1\_sim. В этой ветке вы будете коммитить все изменения проекта для данной лабораторной. Убедитесь, что проект собирается и все тесты проходят в симуляции до внесения изменений в проект. В качестве программы-симулятора мы рекомендуем использовать Verilator, но по желанию вы можете использовать любую из поддерживаемого списка.
- 3. Отредактировать список тестов, чтобы на выполнение остался только тест по варианту задания. Как выбрать отдельные тесты для симуляции описано в SCR1 User Manual, раздел 5.2. Test subset. Запустить симуляцию для Verilator и убедиться, что проходит только выбранный тест.
- 4. В соответствии с вариантом задания модифицировать обработку исключений trap\_vector в файле ./sim/tests/common/riscv\_macros.h
- 5. Установить в файле ./src/includes/scr1\_arch\_description.svh параметры ядра Reset Vector и Trap Vector в соответствии с вариантом задания.
- 6. Изменить linker-скрипт ./sim/tests/common/link.ld и участвующие в сборке файлы программы для корректного запуска теста с новыми значениями Reset Vector и Trap Vector.

1

- 7. Сохранить в директории ./results: результат симуляции (test\_results.txt), дизассемблер теста (\*.dump), трейс лог MPRF (trace\_mprf\_diff\_.log), трейс лог CSR (trace\_csr\_.log).
- 8. Создать в директории ./lab\_scr1\_sim файл с отчетом по проделанной README.md.
- 9. Закоммитить все произведенные изменения в ветке lab scr1 sim.

## 3. Варианты заданий

| Номер<br>вариан |                         | Вид<br>исключения                    | Тест                         | Reset<br>Vecoto | Trap<br>rVector | Обработчик                 |
|-----------------|-------------------------|--------------------------------------|------------------------------|-----------------|-----------------|----------------------------|
| 1               | Баранец<br>Максим       | Illegal<br>instruction               | isa/<br>rv32mi/<br>illegal.S | 0x400           | 0x200           | Вывод строки<br>«illegal»  |
| 2               | Криворотова<br>Полина   | Breakpoint                           | isa/<br>rv32mi/<br>sbreak.S  | 0x1000          | 0x840           | Вывод строки<br>«ВР»       |
| 3               | Стручинский<br>Артем    | Illegal<br>instruction               | isa/<br>rv32mi/<br>illegal.S | 0x2000          | 0x1880          | Вывод строки<br>«illexc»   |
| 4               | Бондаренко<br>Михаил    | Breakpoint                           | isa/<br>rv32mi/<br>sbreak.S  | 0x800           | 0x6c0           | Вывод строки<br>«break»    |
| 5               | Смирнов<br>Александр    | Instruction<br>address<br>misaligned | isa/<br>rv32mi/<br>ma_fetch  | 0xA000<br>.S    | 0x8c0           | Вывод строки<br>«misalign» |
| 6               | Мирошничен<br>Владислав | kenvironment<br>call from M-<br>mode | isa/<br>rv32mi/<br>scall.S   | 0xB000          | 0xA880          | Вывод строки<br>«envcall»  |
| 7               | Тищук<br>Богдана        | Индивидуаль<br>задание               | НӨӨ                          |                 |                 |                            |

### 4. Пример выполнения

Пример выполнения доступен в https://github.com/v-crys/scr1. Смотрите ветку lab\_scr1\_sim. Полезно посмотреть изменения по коммиту.

Задача: Обработать исключение IllegalInstruction выводом строки "My illegal instructin is detected". Настроить ресет вектор и вектор обработки прерываний на 0х1000 и 0х0500 соответственно. Проверить работу программы на примере isa/rv32mi/illegal.S.

```
cd <WORK_LIB>
git clone https://github.com/<Baш github ник>/scr1 # клонирование
cd ./scr1 # переходим в папку с проектом
git submodule update --init --recursive # обновляем сабрепо с тестами
git checkout -b lab_scr1_sim # создаем ветку для выполнения лабораторной
и переходим в нее

code . # Выполняем лабораторную работу в visual studio code

git add . # индексируем все измения
git commit -am "add lab" # создаем коммит
git push origin lab_scr1_sim # пушим коммит на сервер
```


#### B Visual Studio Code делаем следующее:

- Создаем дирректорию lab\_scr1\_sim и файл README.md в ней. В файле описываем поставленную задачу.
- Модифицируем список тестов в файле .../scr1/sim/tests/riscv\_isa/ rv32\_tests.inc
- В терминале прописываем путь до тулчейна (с лабораторной 1) PATH=... /riscv-tools/riscv-gcc-10.2.0-gbbc9263-210318T1412/bin:\$PATH
- Пробуем запустить симуляцию: make TARGETS="riscv\_isa"
- Модифицируем вектора прирываний и ресетов в процессоре. .../scr1/src/ includes/scr1\_arch\_description.svh меняем SCR1\_ARCH\_RST\_VECTOR и SCR1\_ARCH\_MTVEC\_BASE
- Модифицируем скрипты линковщика для правильной сборки проекта.
  - Для этого заходим в файл sim/tests/common/link.ld и корректируем в нем смещение кода

- в файле sim/tests/common/riscv\_macros.h также корректируем смещение
- в случае, если направильно настроили, то тест перестанет проходить. Для отладки полезно открывать dump и в нем смотреть адреса, по которым расположено начало программа и trap вектор scr1/build/ verilator\_AHB\_MAX\_imc\_IPIC\_1\_TCM\_1\_VIRQ\_1\_TRACE\_0/ illegal.dump
- Между перезапусками не забываем выполнять make clean
- После того, как правильно настроили вектора модифицируем обработчик прерывания

Поспе завершения работы необходимо установить sudo apt install gtkwave. Собрать проект В режиме генерации wave форм: make run verilator wf TARGETS="riscv isa" TRACE=1. После scr1/build/ этого онжом открыть wave форму В дирректории verilator wf AHB MAX imc IPIC 1 TCM 1 VIRQ 1 TRACE 0 командой gtkwave ./simx.vcd. Также будет создан трейслог. Набор файлов с логами как описано в задаче поместить в папку lab scr1 sim.

Как можем видеть, в память по определенному адресу была записано предложение. Тестовое окружение отловило запись по этому адресу и вывело результат в консоль:



Удалить папку build. Закоммитить изменения.

### 5. Дополнительная информация

## 5.1. Настройка симуляции SCR1 для Verilator

Задание выполнять на своей личной рабочей машине с Unix-подобной системой (в т.ч. это может быть виртуальная машина). На рабочей машине необходимо установить следующее программное обеспечение:

- GNU make версии 4.0 или выше https://www.gnu.org/software/make/
- Открытый симулятор Verilator версии 4.0 или выше https://www.veripool.org/wiki/verilator (Необходимо собрать из исходников самый последний, apt install не использовать)
- RISC-V GNU toolchain https://syntacore.com/page/products/sw-tools
- Клонировать ваш рабочий репозиторий SCR1 на рабочую машину
- Ознакомиться с описанием ./README.md раздел «Simulation quick start guide», выполнить описанную в нем настройку окружения и запуск симуляции для Verilator:
  - настроить пути для RISC-V toolchain
  - настроить пути для Verilator
  - клонировать RISC-V ISA, RISC-V Compliance и Coremark тесты и настроить переменные среды,
  - запустить симуляцию для Verilator и убедиться, что тесты успешно проходят.
  - Между перезапусками рекомендуется делать очистку директории build, используя команду make clean
- Добавим вывод сообщения по обработке события

## 5.2. Документация на SCR1

- SCR1 User Manual https://github.com/syntacore/scr1/blob/master/docs/ scr1 um.pdf
- SCR1 External Architecture Specification https://github.com/syntacore/scr1/ blob/master/docs/scr1 eas.pdf

#### 5.3. Git

Полная документация по работе с Git на русском языке https://git-scm.com/book/ru/v2

Пример работы с гитом (создание репо и загрузка его на сервер):

```
sudo apt-get install git
git config --global user.name "FIRST_NAME LAST_NAME"
git config --global user.email "EMAIL"

cd work_dir
git init
git add .
git commit -am "my first commit"
git remote add origin http....link for repo>
git push origin master
```

### 5.4. RISC-v

Спецификация The RISC-V Instruction Set Manual (Unprivileged), доступную по ссылке: https://github.com/riscv/riscv-isa-manual/releases/download/Ratified-IMAFDQC/riscv-spec-20191213.pdf

Руководство по ассемблеру RISC-V Assembly Programmer's Manual находится по ссылке: https://github.com/riscv/riscv-asm-manual/blob/master/riscv-asm.md

# 5.5. Диррективы ассемблера

| Директива | Аргументы                    | Описание                     |
|-----------|------------------------------|------------------------------|
| .text     |                              | секция .text (секция кода)   |
| .data     |                              | секция .data (секция данных) |
| .string   | "string"                     | строка                       |
| .asciiz   | "string"                     | строка (алиас для .string)   |
| .byte     | expression<br>[,expression]* | 8-битные данные              |

| Директива | Аргументы                    | Описание         |
|-----------|------------------------------|------------------|
| .2byte    | expression<br>[,expression]* | 16-битные данные |
| .half     | expression<br>[,expression]* | 16-битные данные |
| .short    | expression<br>[,expression]* | 16-битные данные |
| .4byte    | expression<br>[,expression]* | 32-битные данные |
| .word     | expression<br>[,expression]* | 32-битные данные |
| .long     | expression<br>[,expression]* | 32-битные данные |
| .zero     |                              | 0                |

## 5.6. Метки

#### Символьные:

```
loop:
j loop
```

Переход на метку назад (backward):

```
1:
j 1b
```

Переход на метку вперед (forward):

```
j 1f
1:
```

Пример загрузки адреса:

```
.data
```

```
a: .word 1
.text
main:
la a0, a
```

# 5.7. Linker Scripts

Документация по linker-скриптам: https://sourceware.org/binutils/docs/ld/ Scripts.html