Universidade Federal de Santa Catarina EEL51015: Circuitos e Técnicas Digitais Semestre: 2023-2 Exercício 3

Circuitos Sequenciais: Projeto FSM

Tarefa: Implementar um circuito que mostre a sequência **cíclica** de 8 estados em **hexadecimal**. Cada aluno/dupla deve fazer a sequência da lista abaixo que será indicada pelo professor. Para obter dito circuito use a abordagem de resolução de projeto FSM aprendida na teoria. O sistema deve possuir uma entrada de clock e um reset em KEY(0). A sequência deve ser mostrada numa saída S de 4 bits em formato binário nos LEDR(3...0) e em formato hexadecimal no $Display\ HEX0$.

- Ao final da aula, entregar os seguintes passos para resolução do projeto FSM:
 - (i) Diagrama de estados [0,5]; (ii) Codificão de estados [0,5]; (iii) Tabela de transição de estados [1,0]; (iv) Mapas para obter circuito lógico do próximo estado e saídas [1,0]; (v) Desenho do Circuito [1,0].

Para orientação do aluno: Há um exemplo parcialmente resolvido na página seguinte.

- Implementar o circuito no Quartus usando VHDL [4,0 pontos]
 - Sugestões: utilizar o modelo de topo.vhd da tarefa do laboratório 5, modelo de decodificador decod7seg obtido no laboratório 4, e modelo de registrador de 4 bits obtido laboratório 5;
 - Enviar códigos VHDL pelo Moodle para posterior averigação.
- Verificar e mostrar ao professor o funcionamento do circuito lógico-sequencial na FPGA (DE1 ou DE2). Na placa: o botão KEY(1) deve ser usado como sinal de relógio (clock). [2,0 pontos]
 - A simulação via ModelSim ou emulador é opcional: porém se aluno que optar por mostrar o funcionamento apenas no emulador ou no ModelSim receberá apenas 40% da pontuação total desse item. Nesse caso pode realizar simulação com entrada de relógio CLK_1Hz;

Sequências:

$$\begin{array}{l} \mathbf{A} - \mathbf{0} \rightarrow \mathbf{9} \rightarrow \mathbf{4} \rightarrow b \rightarrow C \rightarrow \mathbf{6} \rightarrow \mathbf{1} \rightarrow F \rightarrow \mathbf{0} \dots \\ \mathbf{B} - \mathbf{0} \rightarrow b \rightarrow A \rightarrow \mathbf{2} \rightarrow \mathbf{3} \rightarrow C \rightarrow \mathbf{7} \rightarrow F \rightarrow \mathbf{0} \dots \\ \mathbf{C} - \mathbf{0} \rightarrow \mathbf{1} \rightarrow b \rightarrow \mathbf{3} \rightarrow \mathbf{4} \rightarrow d \rightarrow \mathbf{8} \rightarrow F \rightarrow \mathbf{0} \dots \\ \mathbf{D} - \mathbf{0} \rightarrow \mathbf{2} \rightarrow C \rightarrow \mathbf{4} \rightarrow \mathbf{5} \rightarrow E \rightarrow \mathbf{9} \rightarrow F \rightarrow \mathbf{0} \dots \\ \mathbf{E} - \mathbf{0} \rightarrow \mathbf{3} \rightarrow d \rightarrow \mathbf{5} \rightarrow \mathbf{6} \rightarrow b \rightarrow A \rightarrow F \rightarrow \mathbf{0} \dots \\ \mathbf{F} - \mathbf{0} \rightarrow \mathbf{4} \rightarrow E \rightarrow \mathbf{6} \rightarrow \mathbf{7} \rightarrow \mathbf{1} \rightarrow b \rightarrow F \rightarrow \mathbf{0} \dots \\ \mathbf{G} - \mathbf{0} \rightarrow \mathbf{5} \rightarrow \mathbf{3} \rightarrow \mathbf{7} \rightarrow \mathbf{8} \rightarrow \mathbf{2} \rightarrow C \rightarrow F \rightarrow \mathbf{0} \dots \\ \mathbf{H} - \mathbf{0} \rightarrow \mathbf{6} \rightarrow \mathbf{1} \rightarrow \mathbf{8} \rightarrow \mathbf{9} \rightarrow \mathbf{3} \rightarrow d \rightarrow F \rightarrow \mathbf{0} \dots \\ \mathbf{I} - \mathbf{0} \rightarrow \mathbf{7} \rightarrow \mathbf{2} \rightarrow \mathbf{9} \rightarrow A \rightarrow \mathbf{4} \rightarrow E \rightarrow F \rightarrow \mathbf{0} \dots \\ \mathbf{J} - \mathbf{0} \rightarrow \mathbf{8} \rightarrow \mathbf{3} \rightarrow A \rightarrow b \rightarrow \mathbf{5} \rightarrow C \rightarrow F \rightarrow \mathbf{0} \dots \end{array}$$

Dica: Exemplo parcialmente solucionado da sequência $0\to 2\to 8\to 6\to 9\to A\to E\to F\to 0\dots$ para orientação do aluno.

(FSM Exemplo) Codificação estados Diagrama de estados ► Tabela transição estados Entradas 0 0 0 0 1 0 0 0 Estado atual (EA)=s3s2s1s0 Proximo Estado (PE)=n3n2n1n0 O estado atual será a saida do sistema Obtenção da lógica do próximo estado VHDL do bit n(3) direto no usertop.vhd Desenho do circuito $n(3) \le s(1) xor s(0);$ n3 / Lógica n3=s1s0'+s1's0=s1 s0 n1 n0 n2=... n0 Clock