Πανεπιστήμιο Θεσσαλίας - Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

ΗΥ430 - Εργαστήριο Ψηφιακών Κυκλωμάτων

Χειμερινό Εξάμηνο - Ακαδημαϊκό Έτος 2018-2019


Εργαστηριακή Εργασία 3η - Υλοποίηση Ελεγκτή VGA

 $11/11/2018 \in \omega$ 5/12/2018

Χ. Σωτηρίου

1 Στόχος της 3ης Εργασίας

Ο στόχος της τρίτης εργαστηριακής εργασίας είναι η υλοποίηση ενός Ελεγκτή/Οδηγού θύρας οθόνης VGA (Video Graphics Array), για να επιτευχθεί η οδήγηση μιας συμβατικής οθόνης και η εμφάνιση εικόνας σε αυτήν. Μέρος της εσωτερικής μνήμης RAM της FPGA, θα πρέπει να οριστεί σαν Μνήμη Εικόνας/Όρασης - Video RAM (VRAM) του οδηγού, έτσι ώστε ο οδηγός να την απεικονίζει, οδηγόντας την VGA, μονίμως στην οθόνη. Η προτεινόμενη, και απλή, εικόνα προς εμφάνιση, που μπορεί να χρησιμοποιηθεί και για επαλήθευση της ορθής λειτουργίας του Ελεγκτή φαίνεται στο παρακάτω Σχήμα.



Σχήμα 1: Απλή Εικόνα Δοκιμής Ελεκτή/Οδηγού VGA

Η ειχόνα ελέγχου του Σχήματος 1, αποτελείται απο επαναλαμβανόμενα πρότυπα οριζόντιων και κάθετων γραμμών των τριών βασικών χρωμάτων απεικόνισης, δηλ. Κόκκινο, Πράσινο και Μπλέ. Στο πρώτο μέρος περιλαμβάνει εναλλάξ οριζόντιες γραμμές με κενά, ενώ στο δεύτερο κάθετες γραμμές των τριών χρωμάτων σε φόντο οριζόντιων μαύρων. Η εικόνα ελέγχου θα πρέπει να βρίσκεται αποθηκευμένη στην VRAM για να απεικονιστεί.

Η απεικόνιση της εικόνας ελέγχου στην οθόνη θα πρέπει να είναι σταθερή και ευδιάκριτη. Οι προδιαγραφές οδήγησης της οθόνης είναι: Ανάλυση 640×480 pixel (picture element - στοιχείων οθόνης - κουκίδων) και Ρυθμός Ανανέωσης (refresh rate) $60 \mathrm{MHz}$. Λόγω των περιορισμών των συσκευών FPGA σε προσπελάσιμη μνήμη BRAM, το μέγεθος της VRAM, που θα υλοποιηθεί με

BRAM θα πρέπει να είναι το $\frac{1}{5}$ σε κάθε διάσταση, δηλ. 128×96 , και να υποστηρίζει οκτώ χρώματα. Η VRAM θα πρέπει να μεγενθύνεται απο τον Ελεγκτή, και να γεμίζει οθόνη ανάλυσης 640×480 .

2 H VGA

Η θύρα VGA αποτελείται συνολικά απο 15 ακίδες, όπου οι 6 απο αυτές, τρείς για τα αντίστοιχα (1, 2, 3), και άλλες τρεις για τις σχετικές γειώσεις (6, 7, 8), αντιστοιχούν στα τρια βασικά χρώματα, Κόκκινο (Red), Πράσινο (Green) και Μπλέ (Blue). Τα σήματα χρώματος κανονικά ορίζονται ως αναλογικά, με 0.7V ύψος (peak-to-peak). Στην FPGA όμως, για λόγους απλότητας, οδηγούνται συνήθως ψηφιακά, και έτσι μπορούν να απεικονίσουν μέχρι οκτώ χρώματα.

2.1 Ψηφιακή Αντιστοίχιση Χρωμάτων

Ο Πίνακας 1 παρουσιάζει την ψηφιακή χρωματική αντιστοίχηση, ως προς τις τιμές των σημάτων Red, Green, Blue.

Κόκκινο (R)	Πράσινο (G)	Μπλέ (Β)	Συνισταμένη Χρώματος
0	0	0	Μαύρο
0	0	1	Μπλέ
0	1	0	Πράσινο
0	1	1	Κυανό
1	0	0	Κόχχινο
1	0	1	Μώβ
1	1	0	Κίτρινο
1	1	1	Άσπρο


Πίνακας 1: Χρωματικοί Κώδικες 3-bit

2.2 Χρονισμός της VGA

Εκτός των χρωμάτων, η θύρα VGA περιλαμβάνει δυο σήματα χρονισμού, HSYNC και VSYNC, τα οποία χρονίζουν την οριζόντια και κάθετη συντεταγμένη της οθόνης αντίστοιχα. Στις οθόνες τύπου Καθοδικού Σωλήνα (CRT), αυτά ελέγχουν την δέσμη, ενώ σε τύπου Υγρών Κρυστάλλων (LCD), ελέγχουν την εγγραφή νέων pixel. Το Σχήμα 2 επιδεικνύει τις κυμματομορφές των σημάτων χρονισμού, HSYNC και VSYNC, οι οποίες είναι πανομοιότυπες ανεξαρτήτως ανάλυσης, και την οριζόντια και κάθετη διαδικασία αναστροφής.

Το σήμα HSYNC ελέγχει τον οριζόντιο χρονισμό, ενώ το VSYNC τον κάθετο. Η εικόνα είναι ενεργή στα διαστήματα D οριζοντίως, και R καθέτως. Όσο η εικόνα είναι ενεργή, οι τιμές των σημάτων Red, Green, Blue καθορίζουν το χρώμα του υπο εμφάνιση pixel στην σχετική θέση της οθόνης. Έτσι, αυτές θα πρέπει να αλλάζουν κατάλληλως. Η οριζόντια και η κάθετη σάρωση, όπως φαίνεται απο τις κυμματομορφές τους, είναι και μεταξύ τους πανομοιότυπες. Εστιάζουμε εδώ στην οριζόντια σάρωση, και ομοίως λειτουργεί ο χρονισμός της κάθετης. Για χρόνο Ε μετά το πέρας της ενεργής εικόνας, την λεγόμενη μπροστινή όψη (πρίν τον παλμό), η εμφάνιση της εικόνας απενεργοποιείται. Ακολουθεί ο παλμός B, το πλάτος και η συχνότητα του οποίου καταδεικνύουν στην οθόνη την οριζόντια ανάλυση. Κατόπιν, και για χρόνο C, την πίσω όψη (μετά τον παλμό), η εικόνα μένει απενεργοποιημένη. Μετά το C, εμφανίζεται η επόμενη γραμμή για χρόνο D. Ομοίως λειτουργεί και η κάθετη σάρωση.

Τιμές Διαστημάτων των Κυμματομορφών



Σχήμα 2: Κυμματομορφές Σημάτων Οριζόντιου και Κάθετου Συγχρονισμού

Δ ιάστημα	Περιγραφή	Τιμή
A	Χρόνος Σάρωσης Γραμμής - Scanline Time	32 µsec
В	Πλάτος Παλμού HSYNC - HSYNC Pulse Width	$3.84~\mu sec$
C	Πίσω Όψη - Back Porch	$1.92~\mu sec$
D	Χρόνος Απεικόνισης - Display Time	$25.6~\mu sec$
E	Μπροστινή Όψη - Front Porch	$0.640~\mu sec$
O	Συνολικός Χρόνος Εικόνας - Total Frame Time	16.67msec
P	Πλάτος Παλμού VSYNC - VSYNC Pulse Width	64 μsec
Q	Πίσω Όψη - Back Porch	$928~\mu sec$
R	Χρόνος Ενεργής Απεικόνισης - Active Video Time	15.36 msec
S	Μπροστινή Όψη - Front Porch	$320~\mu sec$

Πίναχας 2: Τιμές Παραμέτρων Κυμματομορφών για Ανάλυση 640×480 στα 60MHz

2.3 Ενεργοποίηση της Οθόνης

Οι σύγχρονες οθόνες VGA υποστηρίζουν αυτόματη διαχοπή εμφάνισης της ειχόνας για εξοιχονόμηση ενέργειας. Η αυτόματη αυτή διαχοπή εξαρτάται απο τα σήματα χρονισμού HSYNC και VSYNC. Έτσι, αν αυτά δεν οδηγούνται, η οθόνη απενεργοποιείται. Επιπλέον, και ανάλογα με τον κατασχευαστή, αν οδηγείται μόνο το ένα απο τα δύο, η οθόνη επίσης απενεργοποιείται.

2.4 Video RAM (VRAM)

Η VRAM αποτελεί βασικό εσωτερικό τμήμα ενός Ελεγκτή/Οδηγού VGA, μια είναι η μνήμη που μονίμως απεικονίζεται την οθόνη. Το μέγεθος της VRAM είναι συνάρτηση της ανάλυσης, μια και αυτή ορίζει τον αριθμό των εμφανιζόμενων pixels, και του αριθμού των χρωμάτων ανα pixel. Έτσι, η ανάλυση 640×480 , απαιτεί $640\times480=307200$ bits μνήμης, για κάθε μονόχρωμο pixel. Για τα τρια χρώματα που επιτρέπει η FPGA ανα pixel, απαιτούνται 3 bits, άρα η συνολική μνήμη που χρειάζεται για έγχρωμα pixel είναι $307200\times3=115.2$ KBytes μνήμης.

Οι περισσότερες FPGA περιλαμβάνουν εσωτερική RAM (BRAM) , η οποία μπορεί να χρησιμοποιηθεί είτε σαν μνήμη 1-bit, είτε σαν μνήμη περισσοτέρων απο 1-bit, και μπορεί να αντιστοιχηθεί, στην υλοποίηση του Ελεγκτή VGA σε VRAM. Παρόλο που οι FPGA έχουν διαθέσιμη μνήμη BRAM, λ.χ. η SPARTAN3 (XC3S200) έχει 216 KBytes, ενώ η SPARTAN3E (XC3S500E) έχει

360 KBytes, δεν είναι όλη αυτή η μνήμη προσπελάσιμη ως ενα μονολιθικό τμήμα. Οι διαθέσιμες αντιστοιχήσεις και για τις δυο συσκευές είναι $16 K\times 1$ (16 KBytes του 1-bit), $8 K\times 2$, $4 K\times 4$, $2 K\times 8$, $1 K\times 16$, κτλ.

Έτσι, λόγω έλλειψης εύχολα προσπελάσιμης μνήμης BRAMστην συσχευή, και για λόγους απλότητας της υλοποίησης, σας προτείνεται να χρησιμοποιήσετε μια τρις BRAM, μια για κάθε χρώμα, και μεγέθους $16K\times 1$, για να υλοποιήσετε την απαιτούμενη VRAM 128×96 .

3 Μορφή Ελεγκτή/Οδηγού VGA

Η προτεινόμενη μορφή του Ελεγκτή VGA φαίνεται παρακάτω:

```
module vgacontroller(resetbutton, clk, VGA_RED, VGA_GREEN, VGA_BLUE, VGA_HSYNC, VGA_VSYNC; input resetbutton, clk;
...
endmodule
```

Figure 3: Μια Μορφή Υλοποίησης του Ελεγκτή VGA

Όλα τα σήματα του Ελεγκτή VGA θα πρέπει, μέσω περιορισμών αρχείου UCF, να αντιστοιχηθούν στα κατάλληλα σήματα της πλακέτας. Η κατάλληλη αντιστοίχηση βρίσκεται στα αντίστοιχα τεχνικά δελτία της κάθε πλακέτας.

4 Μέρος Α - Υλοποίηση VRAM

Η VRAM αποτελεί κεντρικό τμήμα του Ελεκτή VGA. Χρησιμοποιώντας τα κατάλληλα πρότυπα BRAM υλοποιήστε την απαιτούμενη VRAM του ελεγκτή. Τα πρότυπα μπορείτε να τα βρείτε, είτε στο σχετικό Τεχνικό Δελτίο, είτε μέσω του ISE, στο μενού Edit→ Language Templates. Όπως ειπώθηκε νωρίτερα, η VRAM θα πρέπει να χωράει εικόνα μεγέθους 128×96 pixel και οκτώ χρωμάτων. Η είσοδος της VRAM θα είναι η διεύθυνση ενος pixel, ενώ η έξοδος της θα παράγει τις τιμές των χρωμάτων του συγκεκριμένου pixel.

Η αρχικοποίηση των BRAM μπορεί να γίνει με πολλούς τρόπους, λ.χ. μέσω παραμέτρων .INIT_xx. Έτσι, μπορείτε να περιγράψετε, μέσω των παραμέτρων αυτών, την οθόνη ελέγχου για την δοκιμή της ορθής υλοποίησης του Ελεγκτή. Για την δοκιμή της VRAM,γράψτε ενα απλό πλαίσιο δοκιμής που να διαβάζει pixel απο διαφορετικές διευθύνσεις, και με διαφορετικά χρώματα. Η δοκιμή του Μέρους Α αρκεί να γίνει σε επίπεδο συμπεριφοράς.

Όταν το κύκλωμα λειτουργεί όπως πρέπει, επιδείξτε τον κώδικα Verilog που γράψατε για το κύκλωμα και το πλαίσιο δοκιμής, και τα αποτελέσματα της προσομοίωσης σε επιτηρητή του εργαστηρίου.

5 Μέρος Β - Υλοποίηση HSYNC και Οριζόντιου Μετρητή Pixel

Υλοποιήστε το σήμα HSYNC, με τον κατάλληλο χρονισμό, για ανάλυση 640×480 και Ρυθμό Ανανέωσης 60 Hz. Σας προτείνεται, σε συγχρονισμό με το HSYNC, να δημιουργήσετε εναν οριζόντιο μετρητή pixels, HPIXEL, ο οποίος θα επιδεικνύει το εκάστοτε ενεργό pixel της VRAM. Έτσι, η διεύθυνση pixel της VGA, θα μπορεί να προκύπτει με την συνέννωση των κάθετων και οριζόντιων μετρητών, δηλ. $vga_addr = \{vpixel, hpixel\}$, όπου η διεύθυνση θα πρέπει να αποτελείται απο τον κατάλληλο αριθμό bits.

Όταν το κύκλωμα λειτουργεί όπως πρέπει, επιδείξτε τον κώδικα Verilog που γράψατε για το κύκλωμα και το πλαίσιο δοκιμής, και τα αποτελέσματα της προσομοίωσης σε επιτηρητή του εργαστηρίου.

6 Μέρος Γ - Υλοποίηση VSYNC και Κάθετου Μετρητή Pixel - Ολοκλήρωση του Ελεγκτή/Οδηγού VGA

Υλοποιήστε αναλόγως το σήμα VSYNC και τον σχετικό μετρητή VPIXEL, ολοκληρώνοντας την υλοποίηση του Οδηγου/Ελεγκτή VGA. Η κάθετη σάρωση θα πρέπει να συγχρονίζεται κατάλληλως με την οριζόντια, όπως περιγράφηκε νωρίτερα. Ελέγξτε, μέσω προσομείωσης, ότι οι κυμματομορφές VSYNC και HSYNC έχουν τον σωστό χρονισμό για την απαιτούμενη ανάλυση, και επίσης ότι τα σήματα των χρωμάτων, VGA_RED, VGA_GREEN, VGA_BLUE, έχουν τον σωστό σχετικό χρονισμό με τα VSYNC, και ότι είναι απενεργοποιημένα στο 0, εκτός των διαστημάτων D και R.

Όταν το κύκλωμα λειτουργεί όπως πρέπει, επιδείξτε τον κώδικα Verilog που γράψατε, τα αποτελέσματα της προσομοίωσης, και το κύκλωμα εν λειτουργία σε επιτηρητή του εργαστηρίου.

7 Προθεσμία Παράδοσης, Υποβολή της Εργασίας και Αναφορά

Η προθεσμία παράδοσης της 3ης εργασίας είναι η 5/12/2018.

Μέχρι την προθεσμία της εργασίας θα πρέπει:

- να έχετε επιδείξει όλα τα επιμέρους μέρη της εργασίας στους επιτηρητές,
- να έχετε υποβάλλετε τον κώδικα σας,
- να έχετε υποβάλλει μια εργαστηριαχή αναφορά, βάση των σημειώσεων απο το βιβλίο του εργαστηρίου.

8 Ερωτήσεις και Απορίες

Για οποιεσδήποτε ερωτήσεις και απορίες εκμεταλλευτείτε τον χρόνο και τον χώρο του εργαστηρίου και ρωτήστε τους επιτηρητές.