TMS320C6678 多核 DSP 的核间通信方法

吴 灏,肖吉阳,范红旗,付 强 (国防科学技术大学 ATR 国家重点实验室,湖南 长沙 410073)

摘 要:嵌入式应用中采用多处理系统所面临的主要难题是多处理器内核之间的通信。对 Key-Stone 架构 TMS320C6678 处理器的多核间通信机制进行研究,利用处理器间中断和核间通信寄存器,设计并实现了多核之间的通信。从系统的角度出发,设计与仿真了两种多核通信拓扑结构,并分析对比了性能。对设计多核 DSP 处理器的核间通信有一定的指导价值。

关键词: TMS320C6678; KeyStone; 处理器间中断; 多核通信

中图分类号: TN915.04 文献标识码: A 文章编号: 0258-7998(2012)09-0011-03

Inter-processor communication method of TMS320C6678 multicore DSP

Wu Hao, Xiao Jiyang, Fan Hongqi, Fu Qiang

(ATR Key Laboratory, National University of Defense Technology, Changsha 410073, China)

Abstract: Inter-processor communication is the main problem of chip multi-processor system. Based on the study of the inter-processor interrupt and the inter-processor communication registers, the inter-processor communication mechanism of TMS320C6678 multi-processor is analyzed, and two topological structures of inter-processor communication are compared. Some reference value is provided for designing inter-processor communication.

Key words: TMS320C6678; KeyStone; inter-processor interrupt; inter-processor communication

嵌入式领域的处理器设计已向多核处理器迅速发展,TI公司的 KeyStone 架构的多核处理器就是其中之一。2010年11月,TI公司发布了最新的 KeyStone 架构的8核 DSP 处理器 TMS320C6678,每个 C66x 内核频率为1.25 GHz,提供每秒高达 40 GB MAC 定点运算和 20 GB FLOP 浮点运算能力;1 片 8 核的 TMS320C6678 提供等效达 10 GHz 的内核频率,单精度浮点并行运算能力理论上可达 160 GB FLOP,是 TS201S 的 50 倍、C67x+的 115.2倍归,适合于诸如油气勘探、雷达信号处理以及分子动力学等对定浮点运算能力及实时性有较高要求的超高性能计算应用。

核间通信是多核处理器系统所面临的主要难点,通信机制的优劣直接影响多核处理器的性能,高效的通信机制是发挥多核处理器高性能的重要保障。TMS320C6678 采用 TI 全新 KeyStone 多核架构,属于单芯片多核架构,有别于常见的板载多芯片通信方式^[2]。而 KeyStone 架构的通信研究才刚刚起步,因多核通信复杂,需要搭建合适的通信拓扑结构,因此拓扑结构的选取会直接影响通信代价和并行计算的效率^[3]。TMS320C6678 采

《电子技术应用》2012年 第38卷 第9期

用基于 KeyStone 架构的中断控制器、核间通信寄存器以及合适的通信拓扑结构实现多核间的通信。通过中断系统激活处理器,触发具有通信功能的中断服务程序,调用寄存器完成相应的功能,并通过合适拓扑结构完成通信。

基于以上分析,本文针对 TMS320C6678 多核处理器,首先分析了中断控制器和核间中断原理及其实现;然后分析了核间通信的原理,给出了通信的发起和响应的实现方法;最后介绍了主辅和数据流两种多核通信的拓扑结构,并通过仿真对其通信代价进行了对比,得出了两种结构的优缺点以及适用范围。对设计多核处理器核间通信有一定指导意义。

1 TMS320C6678 中断控制器

TMS320C6678 采用基于 KeyStone 架构的中断控制器 INTC (Interrupt Controller) [4]、激活处理器触发相应的中断服务程序,完成通信的第一步。

首先需要配置中断向量表,启动 CPU 中断功能。 TMS320C6678的 CPU 可接收 15 个中断,其中:1 个硬件 异常(EXCEP)、1 个不可屏蔽中断(NMI)、1 个复位(RESET)和 12 个可屏蔽中断(INT4~INT15),中断源支持最多 128 个。

11

嵌入式技术 Embedded Technology

每个核心通过事件控制器产生事件(Event),触发核间中断(IPI)和其他核心进行通信。在 TMS320C6678 中,核间中断(IPC_LOCAL)默认对应 91 号事件,而核间中断属于可屏蔽中断,通过中断控制器可以映射到 INT4~INT15 任意一个中断上。为了实现核间中断,必须按以下方式进行设置:

- (1)控制状态寄存器(CSR)中的全局中断使能位置为1,全局中断使能;
- (2)中断使能寄存器(IER)中的 NMIE 位置为 1,可 屏蔽中断使能:
- (3)中断使能寄存器(IER)将要映射的可屏蔽中断的相应位置 1;
- (4)选择 91 号事件作为中断源,映射事件到指定的物理中断号。中断发生后,将中断标志寄存器(IFR)的相应位置 1。

中断发生时,由事先配置好的中断向量表跳入中断服务程序(ISR),完成核间通信,如图 1 所示。




图 1 核间中断实现过程

2 多核处理器的核间通信机制

多核处理器由中断触发通信后,配置相应的寄存器,以完成通信。TMS320C6678 主要的核间通信寄存器有 16 个,其中 8 个 IPC 中断生成寄存器(IPCGR0~IPCGR7)和 8 个 IPC 中断确认寄存器(IPCAR0~IPCAR7)。将 IPC 中断生成寄存器 IPCGRx(0 \leq x \leq 7)的最后一位 IPCG 位置 1,就能产生对 core_x 的中断;1~3 位是保留位,4~31 位(SRCS0~SRCS27)提供了可以识别多达 28 种的中断来源。IPC 中断确认寄存器 IPCARx(0 \leq x \leq 7)的 0~3 位是保留位,4~31 位(SRCC0~SRCC27)分别对应 28 种不同的中断来源。当 SRCSx 被置 1 时,寄存器将相应的中断确认寄存器的 SRCCx 位置 1。当中断被确认后,寄存器将 SRCCx 和相应的 SRCSx 位同时置 0。

当 TMS320C6678 的一个处理器核准备与其他处理器核通信时,根据 TMS320C6678 的中断事件映射表,引发 91 号事件,产生可屏蔽的核间中断,调用中断服务例程。中断服务例程 IPC ISR 函数设计如下:

```
void IPC_ISR()
{
KICK0 = KICK0_UNLOCK;
KICK1 = KICK1_UNLOCK;
*(volatile uint32_t *) IPCGR[2] = 0x20;
```

12 欢迎网上投稿 www.chinaaet.com

```
*(volatile uint32_t *) IPCGR [2] |= 1;

KICK0 = KICK0_UNLOCK;

KICK1 = KICK1_UNLOCK;

}
```

以向 core_2 发送 0x20 信息的中断为例,对应的 0x20 的信息存入 SRCS 位中,用于识别中断源。同时将当前 CPU 核心内的中断产生寄存器 IPCGR2 的最后一位 IPCG 位置 1,触发 IPC 中断。当目标处理器核被中断触发后,会自动跳转到中断异常向量表中相应的入口点,读取当前核心中断产生寄存器 IPCGRx $(0 \le x \le 7)$,从寄存器的 SRCS 位中获取通信发起方传来的核间信息。然后将信息存入对应的中断确认寄存器 IPCARx 中,清空 SRCC 和相应的 SRCS 位,用以接收下一次的核间中断。其中的 KICK0 和 KICK1 为陷阱控制寄存器,用来避免通信冲突的发生。

3 拓扑结构设计与性能测试

以上对 TMS320C6678 基本核间通信机制及其实现过程进行了分析,但是要实现 TMS320C6678 强大的多核功能,必须从系统的角度上设计良好的并行计算方案,设计合适的系统并行拓扑是其中的关键所在。通信代价、带宽和功能是评测通信的重要指标,下面介绍了两种多核通信并行方式,分析了它们的拓扑结构,并对上述指标做了测试对比。

3.1 通信的拓扑结构

适用于多核 DSP 通信的并行方式有两种:一种是主辅拓扑结构(Master Slave)^[5],另一种是数据流拓扑结构(Data Flow)^[6]。

主辅拓扑结构,在 TMS320C6678 中如图 2 所示。作为主核(控制核)的处理器通过 EDMA 与外部存储器 DDR 进行数据交换,然后主核通过核间中断与辅核通信。主核起到控制的作用,所有辅核(计算核)的中断都由控制核来处理,辅核只负责计算任务,辅核之间没有任何核间通信的产生。




图 2 主辅拓扑结构

数据流拓扑结构,在 TMS320C6678 中如图 3 所示,是一种基于片上互联的结构。每个处理器核均有单独的处理单元和存储媒介。第一个核与 FPGA 或者外部存储器 DDR 相连,核间通信顺序产生。核间通信时每个处理器核既是控制核又是计算核,核间传递的信息在每个核内都起到一个中转站的作用。

《电子技术应用》2012年 第38卷 第9期

3.2 性能测试实验

本文设计了核间通信测试程序来测试两种结 构。程序的功能是:当一个核收到来自其他核的中 断后,立即确认并按照拓扑结构依次发出核间中 断,没有其他耗时的操作。程序在TMDXEVM6678L 评估板上进行仿真, 板载有一块 TMS320C6678 芯 片,处理器运行的频率设置为1GHz,采用的编译 环境是 TI 公司的 CCSv5.0。

通信测试结果如表 1 所示, 主辅结构运行完 测试程序所需要的总通信代价是 171 352 个时钟 周期。其中,作为主核的 core 0 耗费 116 311 个时 钟周期,而7个辅核每个核均耗费7863个时钟 周期。采用数据流结构运行完测试程序所需要的总通 信代价是 171 319 个时钟周期,其中 core_0 耗费 21 385 个时钟周期,core_7 耗费 21 366 个时钟周期,其他 6 个 核耗费 21 428 个时钟周期。




图 3 数据流拓扑结构

表 1 通信测试结果

类型	主辅结构	数据流结构
	时钟周期/个	时钟周期/个
core_0	116 311	21 385
core_1	7 863	21 428
$core_2$	7 863	21 428
core_3	7 863	21 428
core_4	7 863	21 428
core_5	7 863	21 428
core_6	7 863	21 428
core_7	7 863	21 366
总计	171 352	171 319
并行化	124 174	171 319

如图 4 所示, 采用主辅结构时, 作为辅助核的 7 个核可以同时并行运行、理论上通信时间可以减少到 124 174 个时钟周期。主辅结构由于利用了多核的并行 处理,总的通信时间是数据流结构的72.5%,以测试环 境中的 1 GHz 的主频计算,则节省了 47.1 μs。

主辅结构涉及到通信任务的分配,主核的设计困 难,而且辅核之间不能通信。每个线程的执行时间可能 是随机的,作为控制核的主核需要最优化负载均衡以 达到系统最优的并行效率,适用于高级的操作系统(如 Linux)上,并预先要设定好每个核的通信线程,由操作系 统进行调度。

《电子技术应用》2012年 第38卷 第9期




图 4 通信代价对比图

数据流结构的优点是数据带宽有保证,可扩展性 好。但是设计过程复杂,而且由于具有比较高的数据传 输速率,对通信带宽有较高的要求,因此数据流结构更 适用于简单的实时系统。因为每个数据单元的传输都是 统一的,结构相对简单,数据的通信也是有规律的,不过 通信时间较长。

本文研究了基于 TMS320C6678 多核 DSP 处理器的 核间通信,深入分析了核间中断、核间通信机制(包括寄 存器配置以及具体的实现方法), 讨论及测试了主辅结 构和数据流结构两种多核通信的拓扑结构,并对比了两 者的性能和优缺点。对设计多核 DSP 处理器的核间通信 有一定的指导价值。

参考文献

- [1] Texas Instruments Inc. TMS320C6678 data manual[Z].2011.
- [2] 邢向磊,周余,都思丹.基于 ARM11MPCore 的多核间通信 机制研究[J].计算机应用与软件,2009,26(5):9-10,110.
- [3] 谢子光.多核处理器核间通信技术研究[D].成都:电子科 技大学,2009.
- [4] Texas Instruments Inc. KeyStone architecture interrupt controller user guide[Z].2011.
- [5] 陈国兵.嵌入式异构多核体系的片上通信[D].杭州:浙江 大学,2007.
- [6] Texas Instruments Inc.Multicore design overview[Z].2011. (收稿日期:2012-03-27)

作者简介:

吴灏,男,1988年生,硕士,主要研究方向:嵌入式信号 处理系统。

肖吉阳,男,1988年生,硕士,主要研究方向:雷达接收

范红旗,男,1978年生,讲师,工学博士,主要研究方 向:自动目标识别与模糊工程,制导雷达信号处理,嵌入式 信号处理系统。