

# Univerzitet u Nišu ELEKTRONSKI FAKULTET



## Postupak kreiranja i testiranja valid-ready UVC-a

Seminarski rad

Predmet: Metodologija u verifikaciji

Studijski program: Elektronika i mikrosistemi

Mentor: Student:

Prof. dr Miona Andrejević Stošović Aleksandar Pantović, br.ind. 1593


Niš, jun 2024. godina

# Sadržaj

Valid-ready protokol	1
Arhitektura verifikacionog okruzenja	2
Transakcija	4
Sekvenca	6
Drajveri	7
Monitori	12
Agenti	14
Scoreboard	17
Test	19
Enviroment	22
Konfiguracioni fajl	23
Testbench.	24
Interfejs	26
Testiranje komunikacije mastera i slejva	27


### Valid-ready protokol

Valid-Ready protokol je uobičajen hardverski protokol za slanje podataka između dva uređaja. Obezbeđujući kontrolu protoka sa samo dva kontrolna signala. Pravila su jednostavna: prenos podataka se dešava samo kada su i "ready" i "valid" **HIGH** tokom istog takta.



Slika 1. Valid-ready protokol

Slika 2. prikazuje VHDL modul sa jednom izlaznom magistralom koja koristi **ready/valid** handshaking (metoda komunikacije između dva uređaja). Dok je signal ready vezan za prijemnik da ograniči protok podataka ka njemu, predajnik kontroliše signale valid i data. Oba učesnika mogu regulisati brzinu prenosa podataka, a transferi se dešavaju samo kada su oba saglasna.



Slika 2. Modul sa valid-ready protokolom


## Arhitektura verifikacionog okruženja

Arhitektura verifikacionog okruženja za master-slave komunikaciju zasnovanu na valid-ready protokolu uključuje nekoliko ključnih komponenti i slojeva. Ovo okruženje je obično implementirano koristeći UVM (Universal Verification Methodology), koji pruža standardizovane i fleksibilne metode za verifikaciju složenih digitalnih dizajna. Komponente koje je potrebno realizovati da bi se verifikovala komunikacija između master i slejv uređaja bazirana na valid-ready protokolu obuhvata:

- **Transakcija** (vr\_transaction) Transakcije definišu podatke koji se razmenjuju između komponenti.
- **Sekvenca** (vr\_sequence) Sekvence generišu nizove transakcija koje se šalju drajverima.
- **Drajveri** (vr\_master\_driver, vr\_slave\_driver) Drajveri uzimaju transakcije iz sekvencera i pokreću. Ovde imamo master\_driver i slave\_driver.

Master\_driver šalje podatke na interfejs i postavlja valid signal, sa druge strane slave\_driver postavlja ready signal i prima podatke.

- **Monitori** (vr\_master\_slave\_monitor) Monitori pasivno prate signalne linije i prikupljaju transakcije za analizu.
- **Scoreboard** (vr\_scoreboard) Scoreboard upoređuje transakcije koje dolaze iz monitora mastera i slejva kako bi verifikovao ispravnost podataka.
- **Agenti** (vr\_master\_agent, vr\_slave\_agent) Agenti su odgovorni za generisanje, pokretanje i praćenje transakcija. Agent se sastoji od: sekvencera (u ovoj realizaciji koristi se uvm sequencer), drajvera i monitora.
- **Enviroment** (vr\_env) Enviroment je glavna komponenta koja instancira sve agente i scoreboard.
- **Test** (vr\_test) Test je odgovoran za konfiguraciju, generisanje i pokretanje testova.
- **Testbench** (tb) To je skup komponenti, uključujući sekvencere, drajvere, monitore, agente i ostale komponente koje zajedno simuliraju ili emuliraju rad hardverskog dizajna. Glavna uloga testbench-a je da generiše ulazne podatke, upravlja simulacijom, prikuplja rezultate i proverava ispravnost izlaznih podataka iz dizajna.
- Interfejs (master\_slave\_interface) Interfejs je komponenta koja služi kao komunikacijski kanal između testbench-a i dizajna koji se verifikuje. U ovoj realizaciji nemamo dizajn. Definiciju interfejsa smeštamo u fajlu design.sv
- **Konfiguracioni fajl** (vr\_config.svh) Konfiguracioni fajl služi za centralizovano definisanje i podešavanje konfiguracionih parametara i makroa koji se koriste u verifikacionom okruženju. Ovaj fajl obično sadrži sve potrebne konfiguracije.



Slika 3. Arhitektura verifikacionog okruženja

## Transakcija

(vr\_transaction.svh)

Ovaj kod predstavlja definiciju SystemVerilog klase pod nazivom vr\_transaction, koja nasleđuje uvm\_sequence\_item iz UVM (Universal Verification Methodology) biblioteke. Ova klasa se koristi za modelovanje transakcija u verifikacionom okruženju. Klasa vr\_transaction nasleđuje uvm\_sequence\_item, što znači da će imati sve atribute i metode definisane u uvm\_sequence\_item klasi, plus dodatne koje ćemo definisati unutar vr\_transaction. Unutar ove klase definišemo polja:

• rand bit [31:0] data; - Ovaj atribut predstavlja 32-bitni podatak koji može biti nasumično generisan.

• rand int randomDelay; - Ovaj atribut predstavlja celobrojnu vrednost koja može biti nasumično generisana i koja će biti korišćena za simulaciju nasumičnog kašnjenja.

Unutar koda definišemo makroe uvm\_object\_utils\_begin (vr\_transaction) i uvm\_object\_utils\_end - Ovi makroi generišu osnovne funkcionalnosti potrebne za UVM objekte, kao što su funkcije za kopiranje, poređenje i pakovanje/raspakovanje objekata, uvm\_field\_int (data, UVM\_ALL\_ON) - Ovaj makro registruje polje data kao polje koje može biti automatski upravljano u okviru UVM mehanizama. Da bi ograničili polje randomDelay u opsegu od 0 - 5, moramo dodati constaint blok. Ovaj blok definiše da vrednost randomDelay mora biti između 0 i 5, uključujući ove vrednosti. Ograničenja se koriste za kontrolu nasumično generisanih vrednosti, osiguravajući da budu u određenim granicama.

Konstruktor klase vr\_transaction poziva konstruktor nadklase uvm\_sequence\_item sa zadatim imenom. Konstruktor je funkcija koja se poziva prilikom kreiranja novog objekta klase. U ovom slučaju, on inicijalizuje ime transakcije.

```
class vr transaction extends uvm sequence item;
  // Podatak koji salje master
 rand bit [31:0] data;
 rand int randomDelay;
  // Ovo je makro koji generiše nekoliko korisnih funkcija za datu klasu
  `uvm object utils begin(vr transaction)
    `uvm field int(data, UVM ALL ON)
  `uvm object utils end
 constraint valid randomDelay {
   randomDelay inside {[0:5]};
  }
  // Konstruktor
 function new(string name = "vr transaction");
    super.new(name);
  endfunction
endclass
```

#### Sekvenca

(vr\_sequence.svh)

Klasu pod nazivom vr\_sequence, koja nasleđuje uvm\_sequence parametarski zadatu sa vr\_transaction. Ova klasa se koristi za generisanje sekvenci transakcija. Klasa vr\_sequence nasleđuje uvm\_sequence, pri čemu je tip sekvence definisan kao vr\_transaction. Ovo znači da će sekvenca raditi sa objektima tipa vr\_transaction. Makro u ovoj klasi `uvm\_object\_utils(vr\_sequence) generiše osnovne funkcionalnosti potrebne za UVM objekte, kao što su funkcije za kopiranje, poređenje i pakovanje/raspakovanje objekata za klasu vr\_sequence.

- *virtual task body()* Ovo je glavna funkcija (task) koja definiše ponašanje sekvence. Funkcija je deklarisana kao virtual, što znači da može biti redefinisana u podklasama.
- req = vr\_transaction::type\_id::create("req") Kreira novi objekat tipa vr\_transaction sa imenom req.
- *start\_item(req)* Signalizira početak transakcije. Ova funkcija postavlja stanje sekvence i priprema transakciju za slanje.
- *if (!req.randomize()) begin ... end* Pokušava da randomizuje vrednosti unutar objekta req. Ako randomizacija ne uspe, generiše fatalnu grešku sa porukom "Error randomizing sequence".
- *finish\_item(req)* Signalizira završetak transakcije. Ova funkcija označava da je transakcija završena i da se može dalje obrađivati.

```
class vr_sequence extends uvm_sequence #(vr_transaction);
  `uvm_object_utils(vr_sequence)

function new(string name = "vr_sequence");
  super.new(name);
endfunction

virtual task body();
```

```
// Kreiranje transakcije
req = vr_transaction::type_id::create("req");

// Početak transakcije
start_item(req);

// Randomizacija transakcije
if (!req.randomize()) begin
   `uvm_fatal("SEQ", "Error randomizing sequence")
end

// Završetak transakcije
finish_item(req);
endtask
endclass
```

## Drajveri

(vr\_master\_driver.svh)

Klasa vr master driver, koja nasleđuje uvm driver parametarski zadatu sa vr transaction. Ova klasa se koristi za upravljanje transakcijama u master komponenti verifikacionog okruženja. Klasa vr master driver uvm\_driver, pri čemu je tip drajvera definisan kao vr\_transaction. Ovo znači da će raditi objektima drajver sa tipa vr transaction. Makro 'uvm component utils(vr master driver) - generiše osnovne funkcionalnosti potrebne za UVM komponente, kao što su funkcije za registraciju, kopiranje, poređenje i pakovanje/raspakovanje objekata za klasu vr master driver. Atribute klase koje ovde trebamo imati su:

- *virtual interface master\_slave\_interface msi* Virtualni interfejs za komunikaciju sa Device Under Test (služi sa komunikaciju između mastera i slejva.
- *vr\_transaction sampled\_driver\_item* Promenljiva za čuvanje transakcije koja je uzorkovana.
- *uvm\_analysis\_port#(vr\_transaction) ana\_port* Analizni port za slanje transakcija na scoreboard.
- *vr\_config cfg* Konfiguracija koja se koristi za testiranje.

Unutar build\_phase čija je uloga da se postavljaju svi potrebni parametri za komponentu. Prva if petlja pokušava da dobije virtualni interfejs msi iz konfiguracione baze podataka. Ako to ne uspe, generiše fatalnu grešku. Druga if petlja pokušava da dobije konfiguraciju cfg iz konfiguracione baze podataka. Ako to ne uspe, generiše fatalnu grešku.

Unutar run\_phase definišemo slanje podataka na osnovu valid-ready protokola. Pritom moramo voditi računa i da pošaljemo podatke preko analysis porta, pre nego što se drajvuju. Ovo radimo iz razloga da možemo da poredimo u scoreboard da li drajver lepo drajvuje, a sa druge strane da li monitor monitoruje kako treba. Celokupnu logiku valid-ready protokola možemo videti u kodu.

```
class vr master driver extends uvm driver #(vr transaction);
  `uvm component utils(vr master driver)
  // Virtualni interfejs za komunikaciju s DUT-om
 virtual interface master slave interface msi;
 vr transaction sampled driver item;
  // Analysis port za slanje transakcija na scoreboard
  uvm analysis port#(vr transaction) ana port;
 vr config cfg;
  // Konstruktor
   function new(string name = "vr master driver", uvm component parent);
   super.new(name, parent);
      ana port = new("analysis port", this);
  endfunction
  // Postavljanje virtualnog interfejsa i konfiguracionog fajla
  function void build phase (uvm phase phase);
  super.build phase(phase);
```

```
if(!uvm config db#(virtual master slave interface)::get(this,
"vif", msi)) begin
            `uvm fatal("MASTER DRIVER", "Could not retreive the interface
handle from tb.")
        end
          if(!uvm config db#(vr config)::get(this, "", "cfg", cfg)) begin
            `uvm fatal("MASTER DRIVER", "Could not retreive the configuration
handle from test.")
            end
      endfunction
        // Izvršavanje transakcije
      task run phase (uvm phase phase);
        super.run phase(phase);
        sampled driver item = vr transaction::type id::create("sampled item",
this);
        msi.valid <= 0;</pre>
        wait(msi.rst == 0);
          `uvm info("Master-driver RST","",UVM LOW)
          // Petlja za slanje svih transakcija
          forever begin
            // Čekanje na transakciju od sekvencera
            seq item port.get next item(req);
            //usaglasavanje sa clockom
            @(posedge msi.clk);
            //kasnjenje transakcije
            repeat (req.randomDelay) begin
              @(posedge msi.clk);
            end
            `uvm info("Master-driver CLK","",UVM LOW)
            //setovanje valid signala
            msi.valid = 1'b1;
            //slanje podatka pre drajvovanja, ukoliko je postavljeno u config
            if(cfg.uvc test mode) begin
              sampled driver item.data = req.data;
```

```
ana port.write(sampled driver item);
            end
            //slanje podataka na interfejs
            msi.data = req.data;
            while (!msi.ready) begin
              @(posedge msi.clk);
            end
            @(posedge msi.clk);
            //reset valid signala
            msi.valid = 1'b0;
            `uvm info("MASTER DRIVER", $sformatf("DELAY=%0d",req.randomDelay),
UVM LOW)
            // Završetak transakcije
            `uvm info("ZAVRSETAK","",UVM LOW)
            seq item port.item done();
          end
        endtask
      endclass
                           (vr slave driver.svh)
```

Klasu pod nazivom vr\_slave\_driver, koja nasleđuje uvm\_driver parametarski zadatu sa vr\_transaction. Ova klasa se koristi za upravljanje transakcijama u slave komponenti verifikacionog okruženja. Princip pisanja koda je isti, međutim ovde imamo logiku pisanja sa slave strane. U run phase imamo opisan ovaj postupak.

```
class vr_slave_driver extends uvm_driver #(vr_transaction);
   `uvm_component_utils(vr_slave_driver)

// Virtualni interfejs za komunikaciju s DUT-om
   virtual interface master_slave_interface msi;

// Instanca config fajla
   vr_config cfg;

// Konstruktor
   function new(string name = "vr_slave_driver", uvm_component parent);
   super.new(name, parent);
```

```
endfunction
        // Metoda za postavljanje virtualnog interfejsa
        function void build phase (uvm phase phase);
          super.build phase(phase);
          if(!uvm config db #(virtual master slave interface)::get(this,
"vif", msi))
            `uvm fatal("NOINTF",
                                   {"Interface
                                                  not
                                                          defined
                                                                     for: ",
get full name() })
          if(!uvm config db#(vr config)::get(this, "", "cfg", cfg)) begin
            `uvm fatal("SLAVE_DRIVER", "Could not retreive the configuration
handle from test.")
            end
        endfunction
        // Metoda za izvršavanje transakcije
         task run phase (uvm phase phase);
          super.run phase(phase);
        // Inicijalizujemo ready na 0
          msi.ready <= 0;</pre>
          forever begin
            seq_item_port.get_next_item(req);
        // Proveravamo always ready signal. Ako je postavljen u config, onda je
ready uvek jednak 1
            if(cfg.always ready) begin
              wait (msi.valid==1);
             msi.readv <= 1;</pre>
          // msi.data out <= msi.data; //opciono da bi videli podatak na wave
            end
            else begin
            // Čekanje na signal valid od DUT-a
            wait (msi.valid==1);
             @(posedge msi.clk);
            // Slanje aktivnog ready signala
```

// msi.data out <= msi.data; //opciono da bi videli podatak na wave

msi.ready <= 1;</pre>

```
repeat(req.randomDelay) begin
@(posedge msi.clk);
end

// Postavljanje ready signala na nulu
msi.ready <= 0;

// Završavanje transakcije

end
seq_item_port.item_done();
end
endtask
endclass</pre>
```

#### Monitori

(vr master slave monitor.svh)

Klasa pod nazivom vr\_master\_slave\_monitor, koja nasleđuje uvm\_monitor. Ova klasa se koristi za praćenje i prikupljanje podataka sa master-slave interfejsa u verifikacionom okruženju. Unutar ove klase imamo atribute:

- *virtual interface master\_slave\_interface msi* Virtualni interfejs za komunikaciju sa DUT-om.
- *uvm\_analysis\_port#(vr\_transaction) analysis\_port* Analizni port za slanje transakcija na scoreboard.
- *vr\_transaction sampled\_item* Promenljiva za čuvanje uzorkovane transakcije.

Konstruktor klase vr\_master\_slave\_monitor poziva konstruktor nadklase uvm\_monitor sa zadatim imenom i roditeljskom komponentom. Takođe, inicijalizuje analizni port analysis\_port.

Run\_phase je task koji sadrži glavni kod za praćenje i prikupljanje podataka, sampled\_item se kreira kao novi objekat vr\_transaction, forever petlja omogućava beskonačno prikupljanje podataka, @(negedge msi.clk) čeka na negativnu ivicu takta. Ako su msi.valid i msi.ready signali postavljeni na 1, prikuplja podatke sa interfejsa, sampled\_item.data = msi.data postavlja uzorkovane podatke. Funkcija analysis\_port.write(sampled\_item) šalje uzorkovane podatke na scoreboard preko porta.

```
class vr_master_slave_monitor extends uvm_monitor;
        // Virtualni interfejs za komunikaciju sa DUT-om
        virtual interface master slave interface msi;
          `uvm component utils(vr master slave monitor)
        // Analysis port za slanje transakcija na scoreboard
          uvm analysis port#(vr transaction) analysis port;
          vr transaction sampled item;
        // Konstruktor
          function new(string name = "vr master slave monitor", uvm component
parent);
          super.new(name, parent);
          analysis port = new("analysis port", this);
        endfunction
        // Metoda za postavljanje virtualnog interfejsa
        function void build phase (uvm phase phase);
          super.build phase(phase);
          if(!uvm config db #(virtual master slave interface)::get(this, "",
"vif", msi))
            `uvm fatal("MASTER MONITOR", {"Master-slave interface not defined
for: ", get full name() })
        endfunction
        // Metoda za pokretanje monitora
        task run phase (uvm phase phase);
```

```
// Instanciranje transakcije za prikupljene podatke
   sampled item = vr transaction::type id::create("sampled item", this);
   // Beskonačna petlja za prikupljanje podataka
   forever begin
      // Čekanje na pozitivan brid takta
      @(negedge msi.clk);
      // Prikupljanje podataka iz DUT-a
      if (msi.valid == 1'b1 && msi.ready == 1'b1) begin
        // Prikupljanje podataka
        @(negedge msi.clk);
        sampled item.data = msi.data;
        // Slanje prikupljenih podataka na scoreboard kroz analysis port
        analysis port.write(sampled item);
      end
   end
  endtask
endclass
```

## Agenti

(vr master agent.svh)

Klasa pod nazivom vr\_master\_agent, koja nasleđuje uvm\_agent. Ova klasa predstavlja agenta u UVM okruženju koji se koristi za generisanje, slanje i prikupljanje transakcija za master komponentu. Atribute koje ovde možemo primetiti su:

- *uvm\_analysis\_port* #(*vr\_transaction*) *ap* Analizni port agenta za slanje transakcija na scoreboard.
- *virtual interface master\_slave\_interface msi* Virtualni interfejs za komunikaciju sa DUT-om.
- vr master driver driver Drajver agenta.
- uvm sequencer #(vr transaction) sequencer Sekvencer agenta.

U ovom kodu možemo primetiti dve faze. Build\_phase je faza u kojoj se instanciraju sve potrebne komponente agenta, ona instancira drajver i sekvencer. Connect\_phase je faza u kojoj se povezuju različite komponente agenta. U ovom slučaju povezujemo drajver i sekvencer, kao i analysis port drajvera sa analysis portom agenta.

```
class vr master agent extends uvm agent;
        `uvm component utils(vr master agent)
        uvm analysis port #(vr transaction) ap; // Analysis port agenta
        virtual interface master slave interface msi;
      // Komponente agenta
        vr master driver driver;
        uvm sequencer #(vr transaction) sequencer;
        // Konstruktor
          function new(string name="vr_master_agent", uvm_component parent);
          super.new(name, parent);
        endfunction
        // Build faza - instanciranje komponenti
        function void build phase (uvm phase phase);
          super.build phase(phase);
          // Instanciranje drajvera i sekvencera
          driver = vr master driver::type id::create("driver", this);
          sequencer
uvm sequencer#(vr transaction)::type id::create("sequencer", this);
          ap = new("ap", this); // Inicijalizacija analysis porta agenta
        endfunction
        // Connect faza - povezivanje sekvencera i drajvera
        function void connect phase (uvm phase phase);
          super.connect phase(phase);
          driver.seq item port.connect(sequencer.seq item export);
          driver.ana port.connect(ap); //povezivanje portova
        endfunction
      endclass
```

#### (vr\_slave\_agent.svh)

Klasa vr\_slave\_agent definiše UVM agenta koji sadrži drajver, sekvencer i monitor, kao i konfiguraciju agenta i virtualni interfejs za komunikaciju sa DUT-om. Ova klasa koristi UVM makroe za generisanje osnovnih funkcionalnosti, definiše konstruktor za inicijalizaciju agenta, instancira drajver, sekvencer i monitor tokom faze izgradnje (build\_phase), povezuje sekvencer i drajver tokom faze povezivanja (connect phase).

Unutar build\_phase imamo if(!uvm\_config\_db#(vr\_config)::get(this, "", "cfg", cfg)) begin ... end - Pokušavamo da dobijemo konfiguraciju cfg iz konfiguracione baze podataka. Ako to ne uspe, generišemo fatalnu grešku. Uslov if(cfg.is\_active) begin ... end nam kaže da ukoliko imamo signal is\_active na 1, to znači da je agent konfigurisan kao aktivan. Instanciranje monitora se radi uvek, bez obzira na to da li je agent aktivan ili pasivan.

```
class vr slave agent extends uvm agent;
        `uvm component utils(vr slave agent)
        // Deklaracija komponenata agenta
        vr slave driver driver;
        vr master slave monitor monitor;
        uvm sequencer #(vr transaction) sequencer;
        vr config cfg;
        virtual interface master slave interface intf;
        // Konstruktor
          function new(string name="vr slave agent", uvm component parent);
          super.new(name, parent);
        endfunction
        // Build phase
        function void build phase (uvm phase phase);
          super.build phase(phase);
         // Config ucitavamo pre nego sto instanciramo komponente
          if(!uvm config db#(vr config)::get(this, "", "cfg", cfg)) begin
            `uvm fatal("SLAVE AGENT", "Could not retreive the configuration
handle from test.")
            end
```

```
// Drajver i sekvencer instanciramo samo ako je agent konfigurisan
kao aktivan
if(cfg.is active) begin
driver = vr slave driver::type id::create("driver", this);
sequencer=uvm sequencer#(vr transaction)::type id::create("sequencer", this);
      end
          // Monitor instanciramo i kada je agent aktivan i kada je pasivan
monitor = vr master slave_monitor::type_id::create("monitor", this);
        endfunction
        // Connect phase
        function void connect phase (uvm phase phase);
          super.connect phase(phase);
          // Povezivanje sekvencera i drajvera
          driver.seq item port.connect(sequencer.seq item export);
        endfunction
      endclass
```

#### Scoreboard

(vr scoreboard.svh)

Klasa pod nazivom vr\_scoreboard, koja nasleđuje uvm\_component. Ova klasa predstavlja scoreboard komponentu u UVM okruženju, koja služi za proveru ispravnosti transakcija između master i slave komponenti. Ova klasa sadrži promenljive za čuvanje masterl\_trans (promenljiva za čuvanje transakcija primljenih od master komponente) i slave\_trans (promenljiva za čuvanje transakcija primljenih od slave komponente). Za povezivanje sa monitorima imamo dva analysis porta, masterl\_trans\_port - analysis port za povezivanje sa monitorom master komponente i slave\_trans\_port - analysis port za povezivanje sa monitorom slave komponente. Build\_phase je faza u kojoj se mogu instancirati dodatne komponente ako je potrebno. U ovom slučaju, ova faza ne radi ništa osim poziva build\_phase nadklase.

Funkcija function void write\_mm(vr\_transaction t\_m1) se poziva kada master drajver pošalje transakciju na scoreboard pre nego što je drajvuje. Transakcija se čuva u master1 trans i zatim se poziva funkcija compare trans za poređenje

transakcija. Sa druge strane, function void write\_ss(vr\_transaction t\_s) se poziva kada monitor slave komponente pošalje transakciju na scoreboard. Transakcija se čuva u slave\_trans i zatim se poziva funkcija compare\_trans za poređenje transakcija.

Funkcija compare\_trans poredi transakcije iz master drajvera i slejv monitora. Ako su obe transakcije dostupne (master1\_trans != null && slave\_trans != null), proverava se da li su podaci (data) iz transakcija jednaki. Ako jesu, generiše se informativna poruka. Ako nisu, generiše se greška sa detaljima o očekivanim i stvarnim podacima. Nakon poređenja, transakcije se resetuju (master1\_trans = null, slave trans = null).

```
`uvm analysis imp decl( mm)
`uvm analysis imp decl( ss)
class vr scoreboard extends uvm component;
  `uvm component utils(vr scoreboard)
 // Promenljive za čuvanje transakcija
 vr transaction master1 trans;
 vr transaction slave trans;
  // Analysis port za povezivanje sa monitorima
uvm analysis imp mm #(vr transaction, vr scoreboard) master1 trans port;
uvm analysis imp ss #(vr transaction, vr scoreboard) slave trans port;
 // Konstruktor
  function new(string name="vr scoreboard", uvm component parent);
   super.new(name, parent);
   master1 trans port = new("master1 trans port", this);
   slave_trans_port = new("slave_trans_port", this);
  endfunction
  // Build phase
  function void build phase (uvm phase phase);
   super.build phase(phase);
  endfunction
  // Write funkcija za master 1 transakcije
```

```
function void write mm(vr transaction t m1);
          master1 trans = t m1;
       `uvm info("SCOREBOARD", $sformatf("Received master1 transaction: %0s",
t m1.sprint()), UVM LOW)
          compare_trans();
        endfunction
        // Write funkcija za slave transakcije
        function void write ss(vr transaction t s);
          slave trans = t s;
      `uvm info("SCOREBOARD", $sformatf("Received slave transaction: %0s",
t s.sprint()), UVM LOW)
          compare trans();
        endfunction
       function void compare trans();
          if (master1 trans != null && slave trans != null) begin
            if (master1 trans.data == slave trans.data) begin
        `uvm info("SCOREBOARD", "Master and Slave transactions match", UVM_LOW)
            end else begin
        `uvm error("DATA MISMATCH", $sformatf("Expected: %0h, Actual: %0h",
master1 trans.data, slave trans.data))
            end
            // Reset transakcije nakon poređenja
            master1 trans = null;
            slave trans = null;
          end
        endfunction
      endclass
```

#### Test

(vr\_test.svh)

Klasa vr\_test, koja nasleđuje uvm\_test. Ova klasa predstavlja osnovnu UVM test komponentu, koja služi za konfigurisanje i pokretanje test sekvenci. Unutar testa definišemo agente, sekvence, kao i konfiguracioni fajl koji ćemo podesiti u skladu sa zahtevima testiranja (env\_master\_slave - promenljiva koja predstavlja instancu okruženja koja sadrži master i slave agente, master\_seq - promenljiva koja predstavlja sekvencu za master agenta, slave seq - promenljiva

koja predstavlja sekvencu za slave agenta, vr\_config cfg - promenljiva koja predstavlja konfiguracioni objekat za agente).

U build\_phase fazi se vrši instanciranje okruženja i konfiguracionog objekta. Konfiguracioni objekat (cfg) se postavlja sa odgovarajućim vrednostima, a zatim se skladišti u UVM bazu podataka pomoću uvm config db.

U run\_phase fazi se podiže objection (phase.raise\_objection(this)), što sprečava završetak faze dok se objection ne spusti. Kreiraju se master i slave sekvence, koje se pokreću istovremeno unutar fork blokova. Sekvence se pokreću za svaki agent u okruženju (env\_master\_slave). Nakon pokretanja svih sekvenci, čekamo određeno vreme (#1000), zatim spuštamo objection (phase.drop\_objection(this)), što omogućava završetak run\_phase faze.

```
class vr test extends uvm test;
  `uvm component utils(vr test)
  // Pokazivac na instance
 vr env env master slave;
 vr sequence master seq;
 vr sequence slave seq;
 vr config cfg;
  // Konstruktor
  function new(string name = "vr test", uvm component parent);
    super.new(name, parent);
  endfunction
  // Build phase
  function void build phase (uvm phase phase);
    super.build phase(phase);
   // Kreiranje instanci
   env master slave = vr env::type_id::create("env_master_slave", this);
    cfg = vr config::type id::create("cfg", this);
    // Konfigurisanje agenata - uvek se vrsi u testu
  cfg.is active = 1;
```

```
cfg.always ready=0;
        cfg.uvc test mode=1;
          // Nakon konfigurisanja, cfg objekat saljemo u bazu podataka
          uvm config db#(vr config)::set(this, "*", "cfg", cfg);
        endfunction
        // Run faza
       task run phase (uvm phase phase);
          super.run phase(phase);
          master seq = vr sequence::type id::create("master seq");
          slave_seq = vr_sequence::type_id::create("slave_seq");
          phase.raise_objection(this);
          // Start master sekvenci
            for (int i = 0; i < 5; i++) begin
              fork
                  begin
          master seq=vr sequence::type id::create($sformatf("master seq %0d",
i));
          master_seq.start(env_master_slave.masteragent.sequencer);
                  end
                  begin
          slave seq = vr sequence::type id::create($sformatf("slave seq %0d",
i));
          slave seq.start(env master slave.slaveagent.sequencer);
                  end
              join_any
              // Timeout da osiguramo da fork ne blokira zauvek
              #250;
          end
           #1000;
          phase.drop objection(this);
        endtask
      endclass
```

#### Enviroment

(vr env.svh)

Klasa vr\_env, koja nasleđuje uvm\_env. Vr\_env predstavlja okruženje (environment) u UVM metodologiji, koje uključuje agente (master i slave), scoreboard i vrši njihovo povezivanje. U build\_phase fazi se vrši instanciranje master i slave agenata, kao i scoreboard-a. Instance agenata se kreiraju koristeći create metodu sa odgovarajućim imenima ("masteragent" i "slaveagent") i prosleđuju se referenca na trenutno okruženje (this). Takođe, kreira se i scoreboard sa imenom "sb".

U connect\_phase fazi se vrši povezivanje analysis portova agenata sa odgovarajućim implementacijama analysis porta u scoreboard-u masteragent.ap se povezuje sa sb.master1\_trans\_port, dok se slaveagent.monitor.analysis\_port povezuje sa sb.slave trans port.

```
class vr env extends uvm env;
  `uvm component utils(vr env)
 vr master agent masteragent;
 vr scoreboard sb;
 vr slave agent slaveagent;
  function new(string name="vr env", uvm component parent);
  super.new(name, parent);
  endfunction
  function void build phase (uvm phase phase);
   super.build phase(phase);
   // Kreiranje agentata
   masteragent = vr master agent::type id::create("masteragent", this);
   slaveagent = vr slave agent::type id::create("slaveagent", this);
   // Kreiranje scoreboard
   sb = vr scoreboard::type id::create("sb", this);
  endfunction
  function void connect phase (uvm phase phase);
   super.connect phase(phase);
   // Povezivanje analysis portova na scoreboard
   masteragent.ap.connect(sb.master1 trans port);
```

```
slaveagent.monitor.analysis_port.connect(sb.slave_trans_port);
endfunction
endclass
```

## Konfiguracioni fajl

(vr\_config.svh)

Klasa vr\_config omogućava jednostavno konfigurisanje različitih parametara koji se koriste u UVM testbench-u, omogućavajući fleksibilnost i prilagodljivost u različitim scenarijima verifikacije. Svako polje predstavlja jedan aspekt ponašanja ili konfiguracije koji se može podešavati prema potrebama specifičnog verifikacionog testa.

- Polja (fields):
  - is active: Bit koji označava da li je agent aktivan (1) ili pasivan (0).
  - always\_ready: Bit koji označava da li je agent uvek spreman (1) ili nije
     (0).
  - > uvc\_test\_mode: Bit koji označava da li je agent u UVC (Universal Verification Component) test režimu (1) ili nije (0).
- uvm\_object\_utils makro: uvm\_object\_utils\_begin i uvm\_object\_utils\_end: Ovi makroi se koriste da bi se automatski generisale neke od osnovnih funkcionalnosti u UVM metodologiji, kao što su copy, compare, print i pack funkcije. Ovi makroi takođe omogućavaju automatsko generisanje metoda za čitanje i pisanje (get i set) polja objekta.

```
class vr_config extends uvm_object;

// Opcije za konfiguraciju:
bit is_active; // Izbor izmedju aktivnog i pasivnog agenta
bit always_ready;
bit uvc_test_mode;

`uvm_object_utils_begin(vr_config)
   `uvm_field_int(is_active, UVM_ALL_ON)
   `uvm_field_int(always_ready, UVM_ALL_ON)
```

#### **Testbench**

(vr testbench.sv)

Testbench demonstrira integraciju UVM metodologije sa SystemVerilog simulacijom. UVM komponente kao što su agenti, sekvenceri, drajveri, monitori, scoreboard, konfiguracija i test su definisani kao SystemVerilog klase i instancirani u okruženju (vr\_env). Interfejs msi omogućava komunikaciju sa DUT-om preko clk i reset signala. Simulacija se pokreće, test se izvršava, i waveform se čuva za dalju analizu.

```
`include "uvm_macros.svh"

module tb;

logic clk;
logic reset;

// Ubacivanje UVM biblioteke
import uvm_pkg::*;

// Ukljucivanje fajlova verifikacionog okruzenja
`include "vr_transaction.svh"
`include "vr_config.svh"
`include "vr_sequence.svh"
`include "vr_master_driver.svh"
`include "vr_slave_driver.svh"
`include "vr master slave monitor.svh"
```

```
`include "vr master agent.svh"
        `include "vr slave agent.svh"
        `include "vr_scoreboard.svh"
        `include "vr env.svh"
        `include "vr test.svh"
        master slave interface msi(clk,reset);
      //Generisanje CLK
        initial begin
          clk = 0;
          #60;
          forever begin
           clk = \sim clk;
            #10;
          end
        end
        // Generisanje reseta
        initial begin
          reset = 1;
          #160;
          reset = 0;
        end
        // Ubacivanje pokazivaca na interfejs u bazu podataka
        initial begin
uvm_config_db#(virtual master_slave_interface)::set(null, "*","vif", msi);
        end
        // Pokretanje testa
        initial begin
          run_test("vr_test");
          end
          // Cuvanje waveform fajla
        initial begin
          $dumpfile("dump.vcd");
          $dumpvars;
          end
      endmodule
```


## Interfejs

(master\_slave\_interface)

Interfejs master\_slave\_interface služi kao standardizovani način komunikacije između testbench-a i DUT-a. Omogućava definisanje zajedničkih signala i podataka koji se koriste za kontrolu i prenos informacija. Ovaj interfejs će biti povezan sa odgovarajućim komponentama (npr. drajverima i monitorima) unutar UVM okruženja kako bi se realizovala funkcionalna i strukturalna verifikacija dizajna.

```
interface master_slave_interface(input logic clk, input logic rst);
    logic valid;
    logic ready;
    logic [31:0] data;
    //logic [31:0] data_out; //dodat signal iz razloga da vidimo razmenu
podataka. Ovaj signal treba ubaciti u slejv drajver da bi imali podatke na
njemu. Potrebno je skinuti komentare na oba mesta u slejv drajveru
    endinterface
```

# Testiranje komunikacije mastera i slejva



Slika 4. Testiranje komunikacije