ARM 嵌入式系统 FPGA 单片机 嵌入式开发 关注者 274

被浏览 8058

为什么说FPGA是硬件并行的?

FPGA现场可编辑逻辑门阵列,逻辑功能大多由查找表实现,FPGA的并行性是如何实现的,能否 举一个实际电路图的例子来解释。

● 添加评论 ▼ 分享 🖈 邀请回答 ▶ 举报 关注问题

ጆ 写回答

15 个回答

默认排序◇




习天天

83 人赞同了该回答


不能拿vhdl / verlog当编程语言来理解。

比如一个16bit的full adder,你在vhdl里面可以表达为S=P+Q,但在数字电路层面,每个unit都 是独立,并行计算的,你在给出 Pn 和 Qn 高电平或者低电平的同时你就已经有了结果。



若是有另外一个表达式 C = A + B,则表现在数字电路中,S和W可以同时求解。并且若第三个表 达式 D = S + C , S和C均为之前的输出 , 则 D 的值可以一并求得。在外部看来 , C , S , D均为并 行计算。

再举个例子,软件上的 if statement,需要对每个 if else 逐一进行比对,来决定每个 branch 的执 行与否,而vhdl上你虽然写的是一个 if 的结构,但是在实际构架中使用的是 multiplexer,根据 S1 和 S2 的 Logic Level, 通过数个 AND GATE 并行获得结果。



软件方面,如果需要进行分支操作,则需要例如 CMP R1, R2



相关问题

在移动领域, ARM 在哪些方面领先英特 尔? 24 个回答

iPhone 5s 配备的 A7 处理器是 64 位,意 味着什么? 25 个回答

为什么 ARM 和 MIPS 那么多寄存器, x86 那么少?6个回答

处理器架构、指令集和汇编语言,三者有 何关系? 10 个回答


代码是如何控制硬件的? 59 个回答

刘看山·知乎指南·知乎协议·应用·工作 联系我们 © 2017 知乎

BEQ #ADDR

将数据存入Register中,对Register进行对比,然后根据结果选择不同的分支进行解析。在这一过程中,每条指令需要一个或者多个时钟周期 (Synchronous),不可能一瞬间得出结论 (asynchronous)。

举一个实际的例子。在数字信号处理的时候,如果需要计算信号的DFT,最快捷的方法就是使用蝶形算法的FFT,如图



软件计算方面,如果使用CPU进行计算,则需要将每一步的Wn储存下来,利用loop进行下一步的推导。

如果是FPGA的话,最简单的方法,把图上所有的线都连在一起,x[n] 对应 X[k],圆圈代表 adder,这样很自然而然的就完成了所有的计算步骤,每一步都是并行计算的。

所以在数字信号处理中fpga相比于通用CPU来说有更大的性能优势

编辑于 2015-11-05






young cc 🛟

芯片(集成电路)话题的优秀回答者

33 人赞同了该回答

电路本身就是并行的,并行是电路的天然属性。

FPGA是直接生成电路,电路可以有多个输入,同时输入多个数据多路并行执行,如下面这个基本电路,有四个输入三个输出,多路同时执行:



在CPU微架构里的电路也有并行部分,只是有了操作系统跑高级语言后,高级语言是串行顺序执行的,所以为了对应高级语言执行顺序,CPU返回的结果是串行执行,从软件层看就成了串行。

因为FPGA是针对特定运算生成的特定电路,而CPU这种通用处理器要考虑到各种复杂情况下的问题,考虑的太多,全而不精。FPGA 对特定运算性能比CPU这种通用处理器更优化。

如果你让FPGA做成一个通用处理器,如SOPC中的软核,跑高级语言后,从上层看起来他也就变 成串行了。

编辑于 2015-11-06

▲ 33 ▼ ● 3 条评论 ▼ 分享 ★ 收藏 ● 感谢



JonsonXP

可重编程架构研究, FPGA, CAD开发

11 人赞同了该回答

它有很多表,可以一起查。

发布于 2015-11-05

▲ 11 ▼ ● 6 条评论 **7** 分享 ★ 收藏 ● 感谢



匿名用户

3 人赞同了该回答

我想你误解了什么,串行处理的计算机才是特别的...

并行处理反而是主流跟基础...

发布于 2015-11-06

▲ 3 ▼ ● 1 条评论 ▼ 分享 ★ 收藏 ♥ 感谢 ···



匿名用户

2 人赞同了该回答

在电路的世界里,并行才是正常的,不并行反而不正常。你举个例子哪个电路不是并行的?整个 宇宙都是并行的!

发布于 2015-11-05

▲ 2 ▼ **●** 添加评论 **7** 分享 ★ 收藏 **●** 感谢



2 人赞同了该回答

用编写可综合的Verilog的过程中,每个module或者语句都对应着FPGA上的某块阵列(姑且这么 认为吧)。在FPGA在运行的时候所有的阵列都在同时运行,这和C语言是不一样的,C语言执行 过程中CPU每次读取一条指令,这是串行的。

编辑于 2015-11-05

▲ 2 ▼ ● 2条评论 ▼ 分享 ★ 收藏 ● 感谢 …



彭谟威

E-I+NTJ/EECS/强迫症/勃学

2 人赞同了该回答

一般的mcu比如cpu之所以是串行,是因为流水线的存在,加上总线的宽度有限,所以一次只能执 行一个指令,多核有多个流水线,所以可以同时执行多个任务。

Fpga的本质是数字电路,只要一通电,电场以光速前进。初始电流信号到达各个模块的时间几乎 一样,所以是并行的。

编辑于 2015-11-05





wooy

我的了个我

电路被分为不同的模块,每个模块都在时钟的驱动下工作。

发布于 2015-11-07

▲ 0 ▼ **●** 添加评论 **▼** 分享 ★ 收藏 **●** 感谢 …



袁野