# Capitolo 10

## Esercizio 10

### 10.1 Traccia

Progettare ed implementare in VHDL una macchina aritmetica sequenziale a scelta fra le seguenti:

- moltiplicatore di Robertson, per effettuare il prodotto di 2 stringhe A e B da 8 bit ciascuna;
- moltiplicatore di Booth, per effettuare il prodotto di 2 stringhe A e B da 8 bit ciascuna;
- divisore non-restoring, per effettuare la divisione intera fra due stringhe A e B di 4 bit ciascuna;
- divisore restoring, per effettuare la divisione intera fra due stringhe A e B di 4 bit ciascuna; In ogni caso, la macchina implementata deve essere sintetizzata su FPGA e deve poter essere testata

mediante l'utilizzo dei dispositivi di input/output (switch, bottoni, led, display) presenti sulla board di

sviluppo in dotazione al gruppo. La modalità di utilizzo degli stessi è a completa discrezione degli studenti.

### 10.2 Soluzione

Si è deciso di implementare il divisore non restoring secondo il seguente algoritmo:

NRDivider: (in:INBUS; OUT:OUTBUS)

register S,A[n-1:0],M[n-1:0],Q[n-1:0],COUNT[log<sub>2</sub>n:0];

bus INBUS[n-1:0], OUTBUS[n-1:0];

BEGIN: COUNT:=0;S:=0;

INPUT: A:=INBUS {carico la prima metà del dividendo D (0 in testa)}

Q=INBUS {carico la seconda metà del dividendo D}

M:=INBUS; {divisore V}

LSHIFT: S.A.Q[n-1:1]=A.Q; {la prima volta S è 0, e dopo lo shift è ancora 0}

SUB: if S==0 then

S.A:=S.A-M;

else

SUM: S.A:=S.A+M;

endif

SETq: Q[0]:=not S;

COUNT:=COUNT+1;

COUNT\_TEST: if COUNT< n then goto LSHIFT;

endif

CORRECTION: if S==1 then

S.A:=S.A+M;

endif

OUTPUT: OUTBUS;=Q, OUTBUS:=A;


END NRDivider;


La differenza fondamentale rispetto all'algoritmo di divisione restoring sta nel fatto che ad ogni passo viene effettuata una sola somma algebrica, o una somma o una sottrazione.


Trattandosi di un architettura relativamente complessa, essa è stata suddivisa nei due blocchi fondamentali che sono l'unità operativa e l'unità di controllo.




## 10.2.1 Schematici









#### 10.2.2 Codice

#### Unità operativa

L'unità operativa è formata da un registro a scorrimento denominato SAQ con ingresso parallelo, uscita parallela, caricamento e shift dei dati contenuti (segno, dividendo, resto) sul fronte di salita del segnale di clock, da un registro M che contiene il divisore ed è a caricamento sincronizzato sul fronte di salita del segnale di clock, da un addizionatore/sottrattore, da un convogliatore a 2 sorgenti ed 1 uscita per stabilire se mandare in ingresso al registro a scorrimento il risultato della divisione o il dividendo, da un flip flop edge triggered sul fronte di salita che viene utilizzato per mantenere il segno ad ogni passo cosa che si rende necessaria dal momento che il bit di segno, contenuto nel registro SAQ, potrebbe modificarsi a causa delle operazioni di shift associate al registro stesso. In uscita è presente un segnale denominato errore che assume il livello logico alto nel momento in cui il divisore è pari a zero. Si osservi che il registro a scorrimento denominato SAQ memorizza un numero di bit pari a 9 perchè quoziente e resto sono rappresentati al massimo su 4 bit e poi serve un ulteriore bit nel caso di risultati negativi uscenti dall'addizionatore/sottrattore. Il registro M memorizza 4 bit perchè, come imposto dalla traccia, il divisore è codificato su 4 bit. Il sommatore/sottrattore prende in ingresso operandi codificati su 5 bit, dunque anche il risultato è rappresentato su 5 bit e questo è il motivo per cui viene utilizzato il segnale M 1 che fa si che il bit più significativo del divisore sia uno zero. Il segnale A racchiude S e A del SAQ ed è fondamentale per connettere il registro a scorrimento al sommatore/sottrattore. Clock SAQ, Clock M e clock and load sono rispettivamente i segnali di tempificazione per il registro SAQ, per il registro M e per il flip flop che memorizza il bit di segno. Se la linea di selezione del multiplexer è alta in ingresso al SAQ va una stringa di bit formata dalla concatenazione della somma algebrica prodotta dall'addizionatore, dei i bit del quoziente da 3 a 1 e del segno negato della somma algebrica in and con il segnale denominato set\_q che fa si che il quoziente sia modificato secondo l'algoritmo proprio della divisione non restoring.

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
2
   entity divisore is
   port( dividendo: in std_logic_vector(3 downto 0);
       divisore: in std_logic_vector(3 downto 0);
6
       clock: in std_logic;
7
       abilita: in std_logic;
8
       clear: in std_logic;
9
       quoziente: out std_logic_vector(3 downto 0);
10
       resto: out std_logic_vector(3 downto 0);
1\,1
       errore: out std_logic);
12
   end divisore;
13
14
15
   architecture structural of divisore is
16
17
   component cu divisore
18
   port( clock: in std_logic;
19
       clear: in std_logic;
20
       abilita: in std_logic;
21
       s: in std_logic;
22
       abilita_SAQ: out std_logic;
23
       abilita_M: out std_logic;
24
       load: out std_logic;
25
       sub: out std_logic;
26
       set_q: out std_logic;
27
       sel_SAQ: out std_logic);
28
   end component;
29
30
31
   component registro
32
   port ( clock: in std_logic;
33
        clear: in std_logic;
34
        dati: in std_logic_vector(3 downto 0);
35
        y: out std_logic_vector(3 downto 0));
36
   end component;
37
38
   component shift_reg
39
   port ( clock: in std_logic;
40
        clear: in std_logic;
41
        load: in std_logic;
42
        dati: in std_logic_vector(8 downto 0);
43
        y: out std_logic_vector(8 downto 0);
44
```

```
bit_out: out std_logic);
45
46
   end component;
47
48
   component add_sub
49
   port ( a: in std logic vector(4 downto 0);
50
        b: in std_logic_vector(4 downto 0);
51
        sub: in std logic;
52
        y: out std_logic_vector(4 downto 0);
53
        c_out: out std_logic);
   end component;
56
   component ff_et_rising
57
   port ( d: in std_logic;
58
        abilitazione: in std_logic;
59
        clear: in std_logic;
60
        y: out std_logic );
61
   end component;
62
63
   signal risultato: std_logic_vector(4 downto 0);
   signal M 1: std logic vector (4 downto 0);
65
  signal a: std_logic_vector(4 downto 0);
66
   signal Q: std_logic_vector(3 downto 0);
67
   signal carica_saq, saq: std_logic_vector(8 downto 0);
68
   signal M: std_logic_vector(3 downto 0);
69
  signal abilita_SAQ, abilita_M: std_logic;
70
  signal load: std_logic;
71
   signal sub: std_logic;
72
  signal s: std_logic;
73
   signal sel_SAQ: std_logic;
74
  signal set_q: std_logic;
75
   signal clock_M, clock_and_load, clock_SAQ: std_logic;
76
77
  begin
78
  errore<='1' when M="0000" else '0';
79
   clock_M <= clock and abilita_M;</pre>
80
   clock SAQ <= clock and abilita SAQ;
81
   clock_and_load <= clock and load;</pre>
82
  M 1 \le '0' \& M;
83
84
   carica_saq <= risultato (4 downto 0) & Q (3 downto 1) & ( not ( risultato
85
      (4)) and set_q ) when sel_SAQ='1' else
         "00000"&dividendo when sel_SAQ='0' else
86
         "XXXXXXXXX";
87
  a <= saq(8 downto 4);
88
  Q<=saq(3 downto 0);</pre>
89
  quoziente<=Q;
90
  resto<=a(3 downto 0);
91
92
```


```
cu: cu_divisore port map(clock, clear, abilita, s, abilita_SAQ, abilita_M, load, sub, set_q, sel_SAQ);
add: add_sub port map(a, M_1, sub, risultato, open);
reg1: registro port map(clock_M, clear, divisore, M);
ff: ff_et_rising port map(risultato(4), clock_and_load, clear, s);
reg2: shift_reg port map(clock_SAQ, clear, load, carica_saq, SAQ, open);
end structural;
```

Codice Componente 10.1: Divisore

#### Unità di controllo

L'unità di controllo, come noto, controlla e comanda ciò che avviene nel sistema, fornisce all'unità operativa gli opportuni segnali di controllo affinche essa realizzi il comportamento desiderato per il sistema. Come si può osservare dallo schematico presente nella sezione superiore,in ingresso l'unità di controllo prende il segnale di clock,il segnale di clear, il segnale di abilitazione e il bit relativo al segno del dividendo parziale, fornito dal flip flop presente nell'unità operativa.In uscita l'unità di controllo produce il segnale abilita\_M relativo al caricamento dei 4 bit del divisore nel registro M, il segnale abilita\_SAQ che , se asserito, rende operativo il registro a scorrimento in termini sia di load sia di shift, il segnale sub che impone all'addizionatore/sottrattore di effettuare una somma oppure una sottrazione,set\_q per fare distinzione tra la correzione del resto che non richiede la modifica del quoziente e l'addizione con modifica del bit del quoziente, e sel\_SAQ che rappresenta la linea di selezione del multiplexer precedentemente descritto. L'unità di controllo realizza il seguente automa a stati finiti:





L'unità di controllo fa uso di un contatore modulo 4 ed è descritta al livello di astrazione comportamentale. Mentre l'unità di controllo produce i segnali di abilitazione in corrispondenza del fronte di discesa del clock, l'unità operativa funziona in corrispondenza del fronte di salita del clock. Sono presenti due process, uno che si occupa di aggiornare lo stato attuale della macchina e l'altro che invece imposta i livelli logici dei vari segnali di controllo in base allo stato corrente. Nello stato "inattivo" tutti i segnali di controllo sono al livello logico basso e si passa allo stato "carica operandi" soltanto quando il segnale abilita diventa alto. Nello stato "carica operandi" vengono abilitati i due registri M e SAQ, la linea di selezione del multiplexer sta al livello logico basso, e viene inviato al SAQ il segnale di load. L'unica differenza tra lo stato "aggiungi" e lo stato "sottrai" risiede nel bit inviato al sommatore/sottrattore che specifica se fare, appunto, somma o sottrazione.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
4
```

```
entity cu_divisore is
  port( clock: in std_logic;
       clear: in std_logic;
       abilita: in std logic;
       s: in std_logic;
       abilita SAQ: out std logic;
10
       abilita M: out std logic;
11
       load: out std_logic;
12
       sub: out std_logic;
13
       set_q: out std_logic;
14
       sel_SAQ: out std_logic);
15
   end cu_divisore;
16
17
   architecture behavioural of cu_divisore is
18
19
   TYPE stato is (inattivo, carica_operandi, scorri, sottrai, aggiungi, correggi);
20
   signal stato_corrente: stato := inattivo;
21
   signal stato_prossimo: stato := inattivo;
22
   signal val_count: std_logic_vector(1 downto 0);
23
   signal abilita_cont,cnt_0,cnt_or_sign,clear_n: std_logic;
25
   component counter_mod4
26
   port( clock: in std_logic;
27
         clear_n: in std_logic;
28
       abilita: in std_logic;
29
       conteggio: out std_logic_vector(1 downto 0));
30
   end component;
31
^{32}
33
  begin
34
     clear_n <= not clear;</pre>
35
     cnt_or_sign <= '1' when (( to_integer ( unsigned ( val_count )) > 0) or s
36
        = '1') else '0';
     cnt_0 <= '1' when ( to_integer ( unsigned ( val_count )) = 0) else '0';</pre>
37
     c4: counter_mod4 port map(clock, clear_n, abilita_cont, val_count);
38
39
     proc: process(clock)
40
     begin
41
       if clock'event and clock='0' then
42
         stato_corrente<=stato_prossimo;</pre>
43
       end if;
44
     end process;
^{45}
46
     proc2: process(stato_corrente,abilita,s)
47
     begin
48
       if stato_corrente=inattivo then
49
         if abilita='1' then
50
           stato_prossimo<=carica_operandi;
51
         else
52
```

```
stato_prossimo<=inattivo;
53
54
          end if;
          abilita_SAQ<='0';
55
          sel SAQ<='0';
          abilita_M<='0';
57
          abilita cont <= '0';
58
          load<='0';
59
          set q<='0';
60
          sub<='0';
61
        elsif stato_corrente=carica_operandi then
62
          stato_prossimo<=scorri;
63
          abilita_SAQ<='1';
64
          abilita_M<='1';
65
          sel_SAQ<='0';
66
          abilita_cont<='0';
67
          set_q<='0';
68
          load<='1';
69
          sub<='0';
70
        elsif stato_corrente=scorri then
71
          if s='1' then
72
            stato prossimo <= aggiungi;
73
          else
74
            stato_prossimo<=sottrai;
75
          end if;
76
          abilita_SAQ<='1';
77
          sel_SAQ<='0';
          abilita_cont<='0';
          abilita_M<='0';
80
          set_q<='0';
81
          load<='0';
82
          sub<='0';
83
        elsif stato_corrente=sottrai then
84
          if cnt_0='0' then
85
            stato_prossimo<=scorri;</pre>
          elsif cnt_0='1' and s='1' then
87
            stato_prossimo<=correggi;
88
          else
89
            stato_prossimo<=inattivo;
90
          end if;
91
          abilita_SAQ<='1';
92
          abilita_M<='0';
93
          abilita_cont<='1';
94
          sel_SAQ<='1';
95
          set_q<='1';
96
          load<='1';
97
          sub<='1';
98
        elsif stato_corrente=aggiungi then
99
          if cnt_0='0' then
100
            stato_prossimo<=scorri;
101
```

```
elsif cnt_0='1' and s='1' then
102
             stato_prossimo<=correggi;
103
           else
104
             stato_prossimo<=inattivo;
105
          end if;
106
           abilita SAQ<='1';
107
           abilita M<='0';
108
           abilita_cont<='1';
109
           sel_SAQ<='1';
110
          set_q<='1';
111
          load<='1';
112
           sub<='0';
113
        elsif stato_corrente=correggi then
114
           stato_prossimo<=inattivo;
115
           abilita_SAQ<='1';
116
           abilita_M<='0';
117
          abilita_cont<='0';
118
          sel_SAQ<='1';
119
           set_q<='0';
120
          load<='1';
121
          sub<='0';
122
123
        end if;
124
125
      end process;
126
127
   end behavioural;
128
```

Codice Componente 10.2: Control Unit divisore

## 10.3 Simulazione


Codice testbench divisore:

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
2
  entity divisore_tb is
4
  end divisore_tb;
8
  architecture behavioural of divisore_tb is
10
  component divisore
11
  port( dividendo: in std_logic_vector(3 downto 0);
12
       divisore: in std_logic_vector(3 downto 0);
13
       clock: in std_logic;
14
```

```
abilita: in std_logic;
15
       clear: in std_logic;
16
       quoziente: out std_logic_vector(3 downto 0);
17
       resto: out std_logic_vector(3 downto 0);
18
       errore: out std_logic);
19
   end component;
20
21
  constant clk period: time := 4 ns;
22
   signal dividendo_t, divisore_t: std_logic_vector(3 downto 0);
23
   signal clk,abilita_t,clear_t,errore_t: std_logic;
^{24}
   signal quoziente_t,resto_t: std_logic_vector(3 downto 0);
25
26
27
  begin
28
  uut: divisore port map(dividendo_t, divisore_t, clk, abilita_t, clear_t,
29
      quoziente_t, resto_t, errore_t);
30
   clk_process: process
31
  begin
32
     clk<='1';
33
     wait for clk period/2;
34
     clk<='0';
35
     wait for clk_period/2;
36
  end process;
37
38
   stim_proc: process
39
  begin
40
41
     wait for 2 ns;
42
     clear_t<='1';
43
     wait for 2 ns;
44
     clear t<='0';
45
     dividendo_t <= "0111"; --15
46
     divisore t<="0011"; --14
47
     wait for 4 ns;
48
     abilita_t<='1';
49
     wait for 24 ns;
50
     abilita t<='0';
51
52
53
54
     wait for 150 ns;
55
56
     assert quoziente_t="0010"
57
     report "errore nel quoziente"
58
     severity failure;
59
60
     assert resto_t="0001"
61
     report "errore nel resto"
62
```

```
severity failure;
63
64
     assert false
65
     report "fine"
66
     severity failure;
67
68
69
   end process;
70
71
72
73
   end behavioural;
```

Codice Componente 10.3: Control Unit divisore



## 10.4 Sintesi su board FPGA

Per la sintesi su board, dividendo e divisore sono stati mappati rispettivamente sui primi e sugli ultimi 4 switch a partire da destra, clear e abilita su due bottoni, quoziente e resto rispettivamente sui primi e sugli ultimi 4 LED a partire da destra.