ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Εαρινό Εξάμηνο 2022


Μηχανές Πεπερασμένων Καταστάσεων

FSMs


- Οι μηχανές πεπερασμένων καταστάσεων Finite State Machines (FSMs)
 - πιο αφηρημένος τρόπος να εξετάζουμε ακολουθιακά κυκλώματα
 - είσοδοι, έξοδοι, τρέχουσα κατάσταση, επόμενη κατάσταση
 - σε κάθε ακμή του ρολογιού συνδυαστική λογική παράγει τις εξόδους και την επόμενη κατάσταση σαν συναρτήσεις των εισόδων και της τρέχουσας κατάστασης.


Χαρακτηριστικά των FSM


- Η επόμενη κατάσταση είναι συνάρτηση της τρέχουσας κατάστασης και των εισόδων
- Moore Machine: Οι έξοδοι είναι συνάρτηση της κατάστασης



• Mealy Machine: Οι έξοδοι είναι συνάρτηση της κατάστασης και των εισόδων








Βήματα Σχεδίασης

- Περιγραφή λειτουργία του κυκλώματος (functional specification)
- Διάγραμμα μετάβασης καταστάσεων (state transition diagram)
- Πίνακας καταστάσεων και μεταβάσεων με συμβολικά ονόματα (symbolic state transition table)
- Κωδικοποίηση καταστάσεων (state encoding)
- Εξαγωγή λογικών συναρτήσεων
- Διάγραμμα κυκλώματος
 - FFs για την κατάσταση
 - ΣΛ για την επόμενη κατάσταση και τις εξόδους

Αναπαράσταση FSM

- Καταστάσεις: όλες οι πιθανές τιμές στα ακολουθιακά στοιχεία μνήμης (FFs)
- Μεταβάσεις: αλλαγή κατάστασης
- Αλλαγή τις κατάστασης με το ρολόι αφού ελέγχει την φόρτωση τιμής στα στοιχεία μνήμης (FFs)




- Ακολουθιακή λογική
 - Ακολουθία μέσω μιας σειράς καταστάσεων
 - Βασίζεται στην ακολουθία των τιμών στις εισόδους

Παράδειγμα FSM - Reduce 1s


• Αλλαγή του πρώτου 1 σε 0 σε μια σειρά από 1

Moore FSM




Moore FSM: General & State

```
module ReduceMoore (
 input
           Clk,
 input
      Rst,
 input
           In,
 output reg Out
);
reg [1:0] CurrentState; // state reg
reg [1:0] NextState;
// State assignment
parameter STATE Zero = 2'h0,
         STATE One1 = 2'h1,
         STATE Two1s = 2'h2,
         STATE X =
                         2'hX;
// Implement the state register
always @( posedge Clk) begin
 if (Rst) CurrentState <= STATE Zero;</pre>
 end
```




Moore FSM: Combinatorial

```
always @(In or CurrentState) begin
 NextState = CurrentState;
 Out = 1'b0;
 case (CurrentState)
   STATE Zero: begin // last input was a zero
     if (In) NextState = STATE One1;
   end
   STATE One1: begin // we've seen one 1
     if (In) NextState = STATE_Two1s;
     else     NextState = STATE Zero;
   end
   STATE Two1s: begin // we've seen at least 2 ones
    Out = 1;
     if (~In) NextState = STATE Zero;
   end
   default: begin // in case we reach a bad state
     Out = 1'bx;
     NextState = STATE Zero;
   end
  endcase
end
```




Moore FSM: SystemVerilog Enums

```
module ReduceMooreSV(
  input logic Clk,
 input logic Rst,
 input logic In,
 output logic Out
);
enum logic [1:0] {
 STATE Zero = 2'h0,
  STATE One1 = 2'h1,
  STATE Two1s = 2'h2 } CurrentState, NextState;
// alternative:
// typedef enum logic [1:0] {
// STATE Zero, STATE Onel, STATE Twols } FSM State t;
// FSM State t CurrentState, NextState;
// Implement the state register
always ff @( posedge Clk) begin
 if (Rst) CurrentState <= STATE Zero;</pre>
 end
```




Moore FSM: SystemVerilog Combinatorial

```
always comb begin
 NextState = CurrentState;
 Out = 1'b0;
  case (CurrentState)
   STATE Zero: begin // last input was a zero
     if (In) NextState = STATE One1;
   end
   STATE One1: begin // we've seen one 1
     if (In) NextState = STATE Two1s;
     else     NextState = STATE Zero;
   end
   STATE Two1s: begin // we've seen at least 2 ones
     Out = 1;
     if (~In) NextState = STATE Zero;
   end
   default: begin // in case we reach a bad state
     Out = 1'bx;
     NextState = STATE Zero;
   end
  endcase
end
```




Mealy FSM

```
module ReduceMealy (input Clk, input Rst, input In, output reg Out);
       CurrentState; // state register
req
       NextState;
req
parameter STATE Zero = 1'b0,
           STATE One1 = 1'b1;
always @ (posedge Clk) begin
  if (Rst) CurrentState <= STATE Zero;</pre>
  else CurrentState <= NextState;
end
always @ (In or CurrentState) begin
   NextState = CurrentState;
   Out = 1'b0;
   case (CurrentState)
       STATE Zero: if (In) NextState = STATE One;
       STATE One1: begin // we've seen one 1
         if \overline{(}In) NextState = STATE One;
         else NextState = STATE Zero;
         Out = In;
       end
   endcase
end
endmodule
```



Moore vs Mealy



Moore vs Mealy Συμπεριφορά


Moore

- απλοποιούν τη σχεδίαση
- αδυναμία αντίδρασης στις εισόδους στον ίδιο κύκλο έξοδοι ένα κύκλο μετά
- διαφορετικές καταστάσεις για κάθε αντίδραση

Mealy

- συνήθως λιγότερες καταστάσεις
- άμεση αντίδραση στις εισόδους έξοδοι στον ίδιο κύκλο
- δυσκολότερη σχεδίαση αφού καθυστερημένη είσοδος παράγει καθυστερημένη έξοδο (μεγάλα μονοπάτια)
- Η Mealy γίνεται Moore αν βάλουμε καταχωρητές στις εξόδους


Moore Machine σε 1 always block (Bad Idea)



Moore Machine σε 1 always block (Bad Idea)


```
always @ (posedge clk) ←
    case (state)
     zero: begin
                                            Οι έξοδοι είναι καταχωρητές
         out <= 0;
         if (in) state <= one1;</pre>
         else state <= zero;</pre>
     end
     one1:
      if (in) begin
         state <= two1s;
         out <= 1;
                                            Μπερδεμένο!!!
      end else begin
                                            Η έξοδος αλλάζει στον
         state <= zero;
         out <= 0:
                                            επόμενο κύκλο
      end
     two1s:
      if (in) begin
         state <= two1s;
         out <= 1;
      end else begin
         state <= zero/
         out <= 0; ~
      end
     default: begin
        state <= zero;
        out <= 0;
     end
    endcase
endmodule
```

Υλοποίηση FSMs



- Προτεινόμενο στυλ υλοποίησης FSM
 - Η συνδυαστική λογική καταστάσεων σε always block (πάντα default)
 - Ο καταχωρητής κατάστασης σε ένα ξεχωριστό always block (clocked πάντα reset)
 - Έξοδοι είτε από το always της CL είτε από wires

Απλή FSM




Απλή FSM (1/3)

```
module fsm ( Receive, Start, Stop,
           Error, Clk, Reset );
input Start, Stop, Error, Clk, Reset n;
output Receive;
parameter [1:0] IdleState = 0,
                ReceiveState = 1,
                ErrorState = 2;
reg [1:0] FSMstate, nxtFSMstate;
always @ (posedge Clk) begin
   if (~Reset n) FSMstate <= #`dh IdleState;</pre>
   else
          FSMstate <= # dh nxtFSMstate;
end
always @ (FSMstate or Start or Stop or Error) begin
   case (FSMstate)
```

Απλή FSM (2/3)

```
IdleState:
   begin
                  nxtFSMstate <= ErrorState;</pre>
     if(Error)
     else begin
        if (Start) nxtFSMstate <= ReceiveState;</pre>
       else
                   nxtFSMstate <= IdleState;</pre>
     end
   end
   ReceiveState:
   begin
     if(Error)
                  nxtFSMstate <= ErrorState;</pre>
     else begin
                  nxtFSMstate <= IdleState;</pre>
        if (Stop)
       else
                   nxtFSMstate <= ReceiveState;</pre>
     end
   end
   ErrorState : nxtFSMstate <= IdleState;</pre>
   default : nxtFSMstate <= IdleState;</pre>
  endcase
end
```



Απλή FSM (3/3) – Οι έξοδοι


The Moore Output

```
wire Receive = FSMstate[0];
```

The Mealy Output


Παράδειγμα: «Αυτόματος Πωλητής» (1/5)

- Βγάζει αναψυκτικό όταν βάλουμε 15 λεπτά του €
- Κερματοδέκτης για νομίσματα των 5 και 10 λεπτών του €
- Δεν δίνει ρέστα!




Παράδειγμα: «Αυτόματος Πωλητής» (2/5)

- Αναπαράσταση
 - Τυπικές είσοδοι:
 - 3 των 5¢
 - 5¢, 10¢
 - 10¢, 5¢
 - 2 των 10¢
 - Διάγραμμα Καταστάσεων:
 - Είσοδοι: in5, in10, reset, clock
 - ∘ Έξοδοι: open
 - Assumptions:
 - in5 και in10 εμφανίζονται για 1 κύκλο
 - ο Μένουμε στην ίδια κατάσταση αν δεν έρθει είσοδος
 - ο Όταν έρθει reset πάμε στην αρχική κατάσταση



Παράδειγμα: «Αυτόματος Πωλητής» (3/5)

• Ελαχιστοποίηση καταστάσεων - επαναχρησιμοποίηση



present	inp	uts	next	output	
state	in10	in5	state	open	
0¢	0	0	0¢	0	
	0	1	5¢	0	
	1	0	10¢	0	
	1	1	_	_	
5¢	0	0	5¢	0	
·	0	1	10¢	0	
	1	0	15¢	0	
	1	1		_	
10¢	0	0	10¢	0	
- ,	0	1	15¢	0	
	1	0	15¢	0	
	1	1		_	
15¢	_	_	0¢	1	

symbolic state table

Παράδειγμα: «Αυτόματος Πωλητής» (4/5)

• Κωδικοποίηση Καταστάσεων – Τυπική

pres. state Q1 Q0	inpu in10	uts in5	next state D1 D0		output open
0 0	0	0	0	0	0
	0	1	0	1	0
	1	0	1	0	0
	1	1	_	_	
0 1	0	0	0	1	0
	0	1	1	0	0
	1	0	1	1	0
	1	1	_	_	
1 0	0	0	1	0	0
	0	1	1	1	0
	1	0	1	1	0
	1	1	_	_	
1 1	_	_	0	0	1


Παράδειγμα: «Αυτόματος Πωλητής» (5/5)

• Κωδικοποίηση Καταστάσεων – One-hot


presei	nt s	tate	inp	outs	ne	xt s	tate	outp	out
Q3 Q2	2 Q′	1 Q0	in10	in5	D3	3 D2	2 D1	D0	open
0 0	0	1	0	0	0	0	0	1	0
			0	1	0	0	1	0	0
			1	0	0	1	0	0	0
			1	1	-	-	-	-	
0 0	1	0	0	0	0	0	1	0	0
			0	1	0	1	0	0	0
			1	0	1	0	0	0	0
			1	1	-	-	-	-	
0 1	0	0	0	0	0	1	0	0	0
			0	1	1	0	0	0	0
			1	0	1	0	0	0	0
			1	1		-	-	-	
1 0	0	0	-	-	0	0	0	1	1

Διαγράμματα καταστάσεων – Moore and Mealy

Moore machine Έξοδοι από κατάσταση




Mealy machine Έξοδοι στις μεταβάσεις



Moore Verilog FSM

```
module vending (open, clk, Rst, in5, in10);
  input clk, Rst, in5, in10;
 output open;
 reg open; reg [1:0] state; // state register
 req [1:0] next state;
 parameter zero = 0, five = 1, ten = 2, fifteen = 3;
  always @(in5 or in10 or state)
   case (state)
     zero: begin
             if (in5) next state = five;
             else if (in10) next state = ten;
             open = 0;
     end
     fifteen: begin
                next state = zero;
                open = 1;
     end
      default: begin
                 next state = zero;
                 open = 0;
      end
   endcase
  always @(posedge clk)
   if (Rst) state <= zero;</pre>
   else     state <= next state;</pre>
```



Mealy Verilog FSM

```
module vending (open, Clk, Rst, in5, in10);
  input Clk, Rst, in5, in10;
  output open;
  reg open; reg [1:0] state; // state register
  reg [1:0] next state;
  parameter zero = 0, five = 1, ten = 2, fifteen = 3;
  always @(in5 or in10 or state)
    case (state)
      zero: begin
              open = 0;
              if (in10)
                           next state = ten;
              else if (in5) next \overline{s}tate = five;
              else
                              nexT state = zero;
      end
      five: begin
             if (in5) begin
               next state = ten;
               open= 0;
             end
             else if (in10 ) begin
               next state = zero;
               open= 1';
             end
             else begin
               next state = five;
               open= 0;
             end
      end
    endcase
  always @ (posedge clk)
    if (Rst) state <= zero;</pre>
    else
             state <= next state;</pre>
endmodule
```

