# ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Χειμερινό Εξάμηνο 2022

Verilog: Στυλ Κώδικα και Synthesizable Verilog

#### Τα στυλ του κώδικα

- Τρεις βασικές κατηγορίες
  - Συμπεριφοράς Behavioral
  - Μεταφοράς Καταχωρητών Register Transfer Level (RTL)
  - Δομικός Structural
- Και εμάς τι μας νοιάζει;
  - Διαφορετικός κώδικας για διαφορετικούς σκοπούς
  - Synthesizable ή όχι;

#### Behavioral (1/3)

- Ενδιαφερόμαστε για την συμπεριφορά των blocks
- Αρχικό simulation
  - Επιβεβαίωση αρχιτεκτονικής
- Test benches
  - Απο απλά ...
  - μέχρι εκλεπτυσμένα

```
initial begin
  // reset everything
end
always ff @(posedge clk) begin
 case (opcode)
  8'hAB: RegFile[dst] = #2 in;
  8'hEF: dst = #2 in0 + in1;
  8'h02: Memory[addr] = #2 data;
 endcase
 if (branch)
  dst = #2 br addr;
end
```

### Behavioral (2/3)

- Περισσότερες εκφράσεις
  - for / while
  - functions
  - tasks
  - − fork ... join
- Περισσότεροι τύποι
  - integer
  - real
  - πίνακες

```
integer sum, i;
integer opcodes [31:0];
real average;
initial
 for (i=0; i<32; i=i+1)
  opcodes[i] = 0;
always_ff @ (posedge clk) begin
 sum = sum + 1;
 average = average + (c / sum);
 opcodes[d] = sum;
 $display("sum: %d, avg: %f",
  sum, average);
end
```

### Behavioral (3/3)

```
module test;
task ShowValues;
input [7:0] data;
  $display(..., data);
endtask
always_ff @ (posedge clk)
  ShowValues(counter);
endmodule
```

```
'define period 20

initial begin
  reset_ = 1'b0;
  reset_ = #(2*`period + 5) 1'b1;


@(branch);
  reset_ = 1'b0;
  reset_ = #(2*`period + 5) 1'b1;
end
```

```
always @ (negedge reset_) begin
fork
  a = #2 8'h44;
  b = #(4*`period + 2) 1'b0;
  c = #(16*`period + 2) 8'h44;
  join
end
```

#### Register Transfer Level - RTL

- Το πιο διαδεδομένο και υποστηριζόμενο μοντελο για synthesizable κώδικα
- Κάθε block κώδικα αφορά την είσοδο λίγων καταχωρητών
- Σχεδιάζουμε **κύκλο-κύκλο** με «οδηγό» το ρολόι
- Εντολές:
  - Λιγότερες
  - -... όχι τόσο περιοριστικές

#### Think Hardware!



#### **Structural**

- Αυστηρότατο μοντέλο
  - Móvo module instantiations
- Συνήθως για το top-level module
- Καλύτερη η αυστηρή χρήση του

```
module top;
wire clk, reset;
wire [31:0] d data, I data;
wire [9:0] d \overline{a}dr;
wire [5:0] i adr;
clock clk0(clk);
processor pr0(clk, reset,
               d adr, d data,
               i adr, i data,
memory #10 mem0(d adr,
                 d data);
memory #6 mem1(i adr,
                i data);
tester tst0(reset, ...);
endmodule
```

### ... και μερικές συμβουλές

#### • Ονοματολογία

- Όχι πολύ μεγάλα / μικρά ονόματα
- ... με νόημα

#### • Συνδυαστική λογική

- Όχι όλα σε μια γραμμή...
- O compiler ξέρει καλύτερα
- Αναγνωσιμότητα


#### • Δομή

- Πολλές οντότητες
- Ε όχι και τόσες!

#### Χρησιμοποιήστε indentation

- Καλύτερη ομαδοποίηση
- Αναγνωσιμότητα

```
wire a, controller_data_now_ready;
wire drc_rx_2, twra_malista;
```



#### ... περισσότερες συμβουλές

- Διευκολύνουν την ανάγνωση και την χρήση του κώδικα (filters, tools etc)
  - Είσοδοι ξεκινούν με i\_\*
  - Οι έξοδοι με ο\_\*
  - Οι τρικατάστατες με io\_\*
  - Εκτός από ρολόι και reset
  - Τα active low σήματα τελειώνουν με \*\_n
- Συνδέσεις πορτών συσχετίζοντας ονόματα

```
module adder(o_Sum, i_In1, i_In2);
adder i0_adder ( // instance names i0_adder, i1_adder ...
    .i_In2(B),
    .i_In1(A),
    .o_Sum(C)
) // o Sum = C, i In1 = A, i In2 = B
```

# Σχόλια

- Ακούγεται μονότονο, αλλά...
  - Κώδικας hardware πιο δύσκολος στην κατανόηση
  - Ακόμα και ο σχεδιαστής ξεχνάει γρήγορα
  - Αν δε μπουν στην αρχή, δε μπαίνουν ποτέ
- Σημεία κλειδιά
  - Σε κάθε module
  - Σε κάθε block



```
/****************

* Comments on module test:

* Module test comprises of

* the following components...

***********

module test;

// Line comment
```

#### **Verilog and Synthesis**

- Χρήσεις της Verilog
  - Μοντελοποίηση και event-driven προσομοίωση
  - Προδιαγραφές κυκλώματος για σύνθεση (logic synthesis)
- Logic Synthesis
  - Μετατροπή ενός υποσυνόλου της Verilog σε netlist
    - Register Inference, combinatorial logic
  - Βελτιστοποίηση του netlist (area, speed)

# **Synthesizable Verilog Constructs**

Construct Type	Keywords	Notes
ports	input, output and inout	
parameters	parameter	
module definition	module, endmodule	
signals and variables	wire, reg, tri	
instantiations	module instances,	e.g. mymux(o,i0,i1,s)
	primitive gates	e.g. nand(out,a,b)
procedural	always, if, else, case	initial almost not supported
procedural blocks	begin, end	
data flow	assign	Delay ignored
Operators	+,-, &,  , ~, != , == , etc	<u>Caution:</u> * , / , %
functions / tasks	function, task	Limited support (simple CL)
Loops	for, while	Limited support (assigns)

#### Register – D Flip Flop

```
module Reg #(
    parameter N = 16,
    parameter dh = 1)
    input
                       clk,
    input [N-1:0] i D,
    output reg [N-1:0] o Q);
   always ff @ (posedge clk)
     o Q <= #dh i D;
endmodule
```

#### Register with Asynchronous Reset

```
module RegARst #(
   parameter N = 16,
   parameter dh = 1)
    input
                        clk,
    input
                         reset n,
    input [N-1:0] i D,
    output logic [N-1:0] o Q)
   always ff @ (posedge clk or negedge reset n) begin
      if (~reset n)
        o Q <= #dh 0;
      else
        o Q <= #dh i D;
   end
endmodule
```

#### Register with Synchronous Reset

```
module RegSRst #(
   parameter N = 16,
   parameter dh = 1)
    input
                         clk,
    input
                         reset n,
    input [N-1:0] i D,
    output logic [N-1:0] o Q)
   always ff @ (posedge clk) begin
      if (~reset n)
        o Q <= #dh 0;
      else
        o Q <= #dh i D;
   end
endmodule
```

#### Register with Load Enable

```
module RegLd #(
   parameter N = 16,
   parameter dh = 1)
   input
                        clk,
   input
                        i Ld,
   input [N-1:0] i D,
   output logic [N-1:0] o Q);
   always ff @ (posedge clk)
      if (i Ld)
        o Q <= #dh i D;
endmodule
```

#### Set Clear flip-flop with Strong Clear

```
module scff sc #(
   parameter dh = 1)
   input i Set,
   input
i Clear,
   output logic o Out);
always ff @ (posedge clk)
     o Out <= #dh (o Out | i Set) & ~i Clear;
endmodule
```

#### Set Clear flip-flop with Strong Set

```
module scff ss #(
   parameter dh = 1)
   input i Set,
   input
i Clear,
   output logic o Out);
always ff @ (posedge clk)
     o Out <= #dh i Set | (o Out & ~i Clear);
endmodule
```

### T Flip Flop

```
module Tff #(
  parameter dh = 1)
  input
         clk,
  input
i Toggle,
  output logic o Out);
always ff @ (posedge clk)
  if(rst)
     o Out <= #dh 0
  else if (i Toggle)
     o Out <= #dh ~o Out;
endmodule
```

#### Multiplexor 2 to 1

```
module mux2 #(
    parameter N = 16)
(
    output [N-1:0] o_Out,
    input [N-1:0] i_In0,
    input [N-1:0] i_In1,
    input i_Sel);
//
    wire [N-1:0] o_Out = i_Sel ? i_In1 : i_In0;
//
endmodule
```

### Multiplexor 4 to 1

```
module mux4 #(
  parameter N = 32)
  input [N-1:0] In0,
  input [N-1:0] In1,
  input [N-1:0] In2,
  input [N-1:0] In3,
  input [ 1:0] Sel,
  output req [N-1:0] Out);
  always @(i InO or i In1 or i In2 or i In3 or i Sel) begin
     case ( i Sel )
          2'b00 : o Out <= i In0;
          2'b01 : o Out <= i In1;
          2'b10 : o Out <= i In2;
          2'b11 : o Out <= i In3;
     endcase
  end
endmodule
```

#### **Positive Edge Detector**

```
module PosEdgDet #(
   parameter dh = 1)
   input clk,
   input i In,
   output o Out);
 logic Tmp;
 always_ff @ (posedge clk)
    Tmp <= #dh i In;</pre>
 assign o Out = ~Tmp & i In;
endmodule
```

#### **Negative Edge Detector**

```
module NegEdgDet #(
   parameter dh = 1)
   input clk,
   input i In,
   output o Out);
 logic Tmp;
 always_ff @ (posedge clk)
    Tmp <= #dh i In;</pre>
 assign o Out = Tmp &~i In;
endmodule
```

#### **Edge Detector**

```
module EdgDet #(
   parameter dh = 1)
   input clk,
   input i In,
   output o Out);
 logic Tmp;
 always ff @ (posedge clk)
   Tmp <= #dh i In;</pre>
 wire Out = Tmp ^ i In;
endmodule
```

#### **Tristate Driver**

### **Up Counter**

```
module Cnt #(
  parameter N
              = 32,
  parameter MaxCnt = 100,
  parameter dh
                  = 1)
  input
                      clk,
                      i En,
  input
                      i Clear,
  input
  output logic [N-1:0] o Out);
//
always ff @(posedge clk) begin
     if(i Clear) begin
         o Out <= #dh 0;
         o Zero <= #dh 0;
     end
     else if (i En) begin
        if (o Out==MaxCnt) begin
            o Out <= #dh 0;
            o Zero <= #dh 1;
        end
        else begin
            o Out <= #dh o Out + 1'b1;
            o Zero <= #dh 0;
        end
     end
  end
endmodule
```

#### Parallel to Serial Shift Register

```
module P2Sreq #(
   parameter N = 32,
   parameter dh =1)
              clk,
    input
   input
           reset n,
                  i Ld,
   input
                  i Shift,
   input
    input [N-1:0] i In,
    output
                  o Out);
   logic [N-1:0] TmpVal;
 always ff @ (posedge clk or negedge reset n) begin
    if (~Reset n) TmpVal <= #dh 0;</pre>
    else begin
      if (i Ld) TmpVal <= #dh i In;</pre>
      else if(i Shift) TmpVal <= #dh TmpVal>>1;
   end
 end
 assign o Out = TmpVal[0];
//
endmodule
```

#### Serial to Parallel Shift Register

```
module S2Preg #(
    parameter N = 32,
    parameter dh = 1)
    input
                         clk,
                         i Clear,
    input
                          i Shift,
    input
    input
                          i In,
    output logic [N-1:0] o Out);
 always ff @(posedge clk) begin
    if (i Clear)
       o Out <= #dh 0;
    else if (i Shift)
       o Out <= #dh {o Out[N-2:0],i In};</pre>
 end
endmodule
```

#### **Barrel Shift Register**

```
module BarShiftReg(
  parameter N = 32,
  parameter dh = 1)
                     clk,
   input
                   reset n,
   input
   input
                      i Ld,
                      i Shift,
   input
   input [N-1:0] i In,
   output logic [N-1:0] o Out);
 always ff @(posedge clk) begin
    if (~reset n) o Out <= #dh 0;</pre>
    else begin
       if (i Ld)
          o Out <= #dh i In;
       else if (i Shift)
          o Out <= #dh {o_Out[N-2:0],o_Out[N-1]};</pre>
    end
 end
endmodule
```

#### 3 to 8 Binary Decoder

```
module dec #(
   parameter Nlog = 3)
   input [ Nlog-1:0] i in,
   output logic [((1<<Nlog))-1:0] o out);</pre>
integer i;
 always @(i in) begin
    for (i=0; i<(1<<Nlog); i=i+1) begin</pre>
       if (i In==i)
            o out[i] = 1;
       else o out[i] = 0;
    end
 end
endmodule
```

#### 8 to 3 Binary Encoder

```
module enc #(
  parameter Nlog = 3)
  input [((1<<Nlog)-1):0] i In,</pre>
  output logic [ Nlog-1:0] o Out);
integer i;
 always @(i In) begin
    o Out = x;
    for (i=0; i<(1<<Nlog); i=i+1) begin</pre>
       if (i In[i]) o Out=i;
    end
 end
endmodule
```

# Priority Enforcer Module module PriorEnf #(

```
parameter N = 8)
   input [N-1:0] In,
   output reg [N-1:0] Out,
   integer i;
reg     DetectNot;
always @(i In) begin
   DetectNot=1;
   for (i=0; i<N; i=i+1) begin
      if (i In[i] & DetectNot) begin
         o Out[i]=1;
         DetectNot=0;
      end
      else o Out[i]=0;
   end
   OneDetected = !DetectNot;
end
endmodule
```

#### Latch

```
module Latch #(
  parameter N = 16,
  parameter dh = 1)
  input [N-1:0] i In,
  input
              i Ld,
  output reg [N-1:0] o Out);
 always @(i_In or i_Ld)
     if (i Ld) o Out = #dh i In;
endmodule:
```

#### Combinatorial Logic and Latches (1/3)

```
module mux3 #(
      parameter N = 32 )
      input [ 1:0] Sel,
      input [N-1:0] In2,
      input [N-1:0] In1,
      input [N-1:0] In0,
      output req [N-1:0] Out);
   always @(In0 or In1 or In2 or Sel) begin
     case ( Sel )
          2'b00 : Out <= In0;
          2'b01 : Out <= In1;
          2'b10 : Out <= In2;
     endcase
   end
                                                    X
                     Γιατί είναι λάθος;
endmodule
```

### Combinatorial Logic and Latches (2/3)

```
module mux3 #(
      parameter N = 32 )
      input [ 1:0] Sel,
      input [N-1:0] In2,
      input [N-1:0] In1,
      input [N-1:0] In0,
      output req [N-1:0] Out);
   always @(In0 or In1 or In2 or Sel) begin
     case ( Sel )
          2'b00 : Out <= In0;
          2'b01 : Out <= In1;
          2'b10 : Out <= In2;
         default : Out <= x;
     endcase
  end
                   Το σωστό!!!
endmodule
```

# Combinatorial Logic and Latches (3/3)

- Όταν φτιάχνουμε συνδυαστική λογική με always blocks και regs τότε πρέπει να αναθέτουμε τιμές στις εξόδους της λογικής για όλες τις πιθανές περιπτώσεις εισόδων (κλήσεις του always)!!!
  - Για κάθε if ένα else
  - Για κάθε case ένα default
- Παραλείψεις δημιουργούν latches κατά τη σύνθεση
  - Οι περιπτώσεις που δεν καλύπτουμε χρησιμοποιούνται για το «σβήσιμο» του load enable του latch. (θυμάται την παλιά τιμή)