

HY220

Εργαστήριο Ψηφιακών

Κυκλωμάτων

Εαρινό Εξάμηνο

2025

Εισαγωγή

Σχετικά με το μαθήμα (1/2)

- Μάθημα Επιλογής 2^{ου} έτους και πάνω του τομέα Ε4 (Υλικό)
 - 6 ECTS
 - Προαπαιτούμενο: ΗΥ120 Ψηφιακή Σχεδίαση
- **Διαλέξεις:**
 - Δευτέρα 14:00 – 16:00 (Α.125)
 - Τετάρτη 14:00 – 16:00 (Α.125)
- **Διδάσκοντες:**
 - Βασίλης Παπαευσταθίου (papaef@ics.forth.gr)
- **Βοηθοί:**
 - Σωτήρης Τοτόμης
 - Αλέξανδρος Φουρτούνης

Σχετικά με το μαθήμα (2/2)

- **Website:**

<http://www.csd.uoc.gr/~hy220>

- **Mailing-list:**

hy220-list@csd.uoc.gr

e-mail to: majordomo@csd.uoc.gr

subject: (κενό)

body: subscribe hy220-list

Βαθμολόγηση

- Εργαστήρια και Ασκήσεις: **65%**
 - Υποχρεωτική παρουσία στο εργαστήριο
 - Βαθμός > 4.5
- Τελική Εξέταση: **35%** (βαθμός > 4.5)

Σκοπός Μαθήματος

- Εισαγωγικό μάθημα σχεδίασης hardware
- Βασικές γνώσεις πάνω σε hardware (HW) και τον τρόπο σχεδίασης
- Υλοποίηση **πραγματικών** κυκλωμάτων στο εργαστήριο
- Απευθύνεται σε φοιτητές:
 - που θέλουν να μάθουν HW και να αποκτήσουν εμπειρία σε βασική σχεδίαση
 - που θέλουν να γίνουν μηχανικοί υπολογιστών και να σχεδιάζουν ολοκληρωμένα κυκλώματα.

Πρόγραμμα Διαλέξεων (1/2)


- Η γλώσσα Verilog (~3 Εβδ.)
 - Εισαγωγή στις βασικές έννοιες
 - Μοντελοποίηση HW με Verilog
 - Παραδείγματα
- Μηχανές πεπερασμένων καταστάσεων και προχωρημένη λογική σχεδίαση (~1 Εβδ.)
- Ακουλουθιακή Λογική (~2 Εβδ.)
 - Registers, Latches, Pipelining

Πρόγραμμα Διαλέξεων (2/2)

- Ροή σχεδίασης, εργαλεία CAD και Λογική Σύνθεση (~1 Εβδ.)
- Η τεχνολογία των FPGAs (~1 Εβδ.)
- Μνήμες (~2 Εβδ.)
 - SRAM, DRAM, SDRAM, DDR etc
- Busses (~2 Εβδ.)
 - Πρωτόκολλα, Διαιτησία
- Clocks (~1 Εβδ.)
 - Ρολόγια, καθυστερήσεις και δίκτυα διανομής
 - Συγχρονισμός, Μεταστάθεια

Η πλακέτα του εργαστηρίου – Basys 3

- **FPGA:** AMD/Xilinx Artix 7 XC7A35T-1CPG236C
- Πολλά περιφερειακά
 - Διακόπτες, κουμπιά
 - 7-seg display / 4 digits
 - VGA 12-bits
 - USB
- GPIO για επεκτάσεις Pmod



<https://digilent.com/reference/programmable-logic/basys-3/start>