

**AKADEMIA GÓRNICZO-HUTNICZA
IM. STANISŁAWA STASZICA W KRAKOWIE**

Wydział Informatyki, Elektroniki i Telekomunikacji
Katedra Informatyki



PROJEKT INŻYNIERSKI

Uniwersalny moduł sprzętowego
przetwarzania danych oparty na FPGA

DOKUMENTACJA PROCESOWA

Autor: Krzysztof Papciak
Opiekun: dr inż. Jacek Długopolski

Spis treści

1. Wstęp	3
2. Studium wykonalności.....	4
2. 1. Określenie celów	4
2. 2. Analiza ryzyka	4
3. Metodyka pracy.....	7
3. 1. Opis zastosowanej metodyki	7
3. 2. Narzędzia wykorzystywane w procesie tworzenia modułu i projektu procesora	7
4. Przebieg prac	8
4. 1. Pierwszy przyrost	8
4. 2. Drugi przyrost	10
4. 3. Trzeci przyrost.....	12
4. 4. Czwarty przyrost	16
5. Analiza wykonanych prac	18
5. 2. Analiza realizacji założeń projektowych	18
5. 3. Plany rozwoju projektu.....	18
6. Raport ze spotkań z Opiekunem projektu inżynierskiego	19
7. Spis rysunków	20

1. Wstęp

Dokument ten zawiera opis procesu tworzenia projektu inżynierskiego *Uniwersalny moduł sprzętowego przetwarzania danych oparty na FPGA*, realizowanego na Akademii Górnictwo-Hutniczej w Krakowie.

W drugim rozdziale dokumentacji procesowej przeprowadzono analizę ryzyka i przedstawiono planowane sposoby radzenia sobie z pojawiającymi się problemami.

Kolejny rozdział opisuje przyjętą metodykę pracy i narzędzia wykorzystywane podczas procesu tworzenia platformy sprzętowej oraz konfiguracji układu FPGA.

W rozdziale trzecim przedstawiono kolejne etapy pracy nad projektem. Opisano sposób realizacji zaplanowanych zadań i zaprezentowano ich wyniki.

Rozdział czwarty zawiera analizę realizacji założeń projektowych i opis planów rozwoju projektu. W ostatnim rozdziale przedstawiono krótkie relacje z odbytych spotkań z Promotorem.

2. Studium wykonalności

W rozdziale drugim przedstawiono wymagania postawione przed projektem i określono jego cele. W dalszej części przeprowadzono analizę ryzyka i propozycje rozwiązań potencjalnych problemów.

2. 1. Określenie celów

Celem opisywanego projektu inżynierskiego było zaprojektowanie i wykonanie modułu opartego o programowalny układ FPGA. Urządzenie to miało umożliwić tworzenie własnych sprzętowych implementacji różnego rodzaju procesorów. Moduł powinien wspierać podstawowe układy wejścia/wyjścia do łatwej komunikacji z użytkownikiem i komputerem.

Podstawowym wymaganiem było stworzenie schematu modułu, dobranie odpowiednich elementów oraz zaprojektowanie i wykonanie obwodu drukowanego PCB.

Dodatkowym celem projektu było stworzenie i przetestowanie przykładowej implementacji procesora, zapisanej w języku VHDL, który miał prezentować możliwości modułu.

Efektem wykonanej pracy miał być w pełni funkcjonalny moduł FPGA, który może zostać wykorzystany do implementacji własnych procesorów, jak również tworzenia i uruchamiania innych projektów.

W założeniu należało przygotować port PS2, umożliwiający podpięcie klawiatury oraz wyjście VGA, pozwalające na graficzną wizualizację wyników pracy procesora.

2. 2. Analiza ryzyka

Poniższe tabele przedstawiają analizę ryzyka. Pierwsza z nich opisuje nazwę ryzyka wraz z prawdopodobieństwem jego wystąpienia w skali od 1 do 10 oraz jego skutki i określenie poziomu szkód w dziesięciostopniowej skali.

Identyfikacja ryzyka

Lp.	Ryzyko (prawdopodobieństwo, 1 - 10)		Skutki (poziom szkód, 1 - 10)	
1	Błąd w projekcie schematu	5	Konieczność wprowadzenia zmian w gotowej płytce PCB lub zrezygnowania z pewnej funkcjonalności	7
2	Błędny dobór elementów	3	Możliwość niewłaściwego działania modułu, w szczególności uszkodzenie elementów	8

3	Wadliwe lub niskiej jakości elementy kluczowe w działaniu modułu	1	Niedziałanie modułu lub jego kluczowych funkcjonalności (konieczność wymiany drogich elementów)	10
4	Wadliwe lub niskiej jakości elementy peryferyjne	7	Niewłaściwe działanie niektórych funkcjonalności modułu (tanie elementy zamienne, długie czasy oczekiwania na ponowną dostawę)	4
5	Błąd w połączeniu elementów modułu (np. wykorzystanie niewłaściwych portów układu FPGA)	4	Wolniejsze działanie lub brak możliwości wykorzystania niektórych komponentów	3
6	Błąd w wykonaniu obwodu drukowanego (np. brak lub niewłaściwe połączenie)	2	Rzyko uszkodzenia lub niepoprawnego działania elementów modułu	8
7	Niewłaściwy dobór parametrów płytka PCB: grubości laminatu, wielkości otworów, odstępów między ścieżkami, wielkości przelotek, grubości ścieżek	4	Mała odporność mechaniczna płytka, zakłócenia, duże opóźnienia w transmisji sygnału, utrudniony montaż elementów	5
8	Zbyt niska jakość układu zasilania (wystąpienie zakłóceń, spadków napięcia pod obciążeniem)	4	Mogliwość niewłaściwego działania układów (zwłaszcza FPGA), w najgorszym przypadku ich uszkodzenie.	6
9	Złe rozmieszczenie elementów obwodu drukowanego	4	Problemy ze zmontowaniem zestawu lub jego użytkowaniem	4

Planowane reakcje na wystąpienie ryzyka

Lp.	Ryzyko	Reakcja
1	Błąd w projekcie schematu	W początkowej fazie projektu – poprawienie schematu, po wykonaniu płytka PCB – próba poprawienia błędnych połączeń, w najgorszym przypadku – rezygnacja z pewnej funkcjonalności

2	Błędny dobór elementów	Wymiana elementów lub rezygnacja z funkcjonalności
3	Wadliwe lub niskiej jakości elementy kluczowe w działaniu modułu	Próba rozwiązania problemu z wykorzystaniem obecnych elementów, po niepowodzeniu – wymiana wadliwych elementów na nowe
4	Wadliwe lub niskiej jakości elementy peryferyjne	Wymiana elementów lub rezygnacja z pewnej funkcjonalności
5	Błąd w połączeniu elementów modułu (np. wykorzystanie niewłaściwych portów układu FPGA)	O ile wynik błędu nie wnosi dużych problemów w komunikacji – brak działania
6	Błąd w wykonaniu obwodu drukowanego (np. brak lub niewłaściwe połączenie)	Próba naprawienia błędnego połączenia w istniejącym obwodzie drukowanym, ewentualnie rezygnacja z pewnej funkcjonalności
7	Niewłaściwy dobór parametrów płytki PCB: grubości laminatu, wielkości otworów, odstępów między ścieżkami, wielkości przelotek, grubości ścieżek	O ile będzie to możliwe, próba mechanicznej naprawy (np. rozwiercenie otworu, pogrubienie ścieżki przy użyciu drutu lub cyny)
8	Zbyt niska jakość układu zasilania (występowanie zakłóceń, spadków napięcia pod obciążeniem)	W przypadku małych zakłóceń, nie jest potrzebne podejmowanie działania. W przeciwnym przypadku, podjęcie próby poprawy jakości napięcia przy użyciu dodatkowych elementów dyskretnych lub wymiana układów.
9	Złe rozmieszczenie elementów obwodu drukowanego	O ile problem pojawi się przed wykonaniem płytki PCB, należy poprawić rozmieszczenie elementów.

3. Metodyka pracy

W poniższym rozdziale przedstawiono opis przyjętej metodyki oraz opisano narzędzia wykorzystywane w procesie tworzenia projektu inżynierskiego.

3. 1. Opis zastosowanej metodyki

Do realizacji projektu przyjęto metodykę przyrostową. Po realizacji każdego przyrostu odbyło się spotkanie z Promotorem. Prace podzielono na 4 iteracje.

3. 2. Narzędzia wykorzystywane w procesie tworzenia modułu i projektu procesora

- Altium Designer – program posłużył do zaprojektowania schematu modułu SNF-0 i wykonania obwodu drukowanego.
- Altera Quartus II – główne środowisko wykorzystane do projektowania przykładowego procesora wyświetlającego grafikę 3D zbudowaną z linii. Narzędzie to służyło zarówno, jako edytor kodu VHDL, jak również kompilator i programator.
- Sigasi; - edytor kodu VHDL i Verilog oparty o środowisko Eclipse. Wykorzystano go do pisania kodu VHDL modułów projektu i do refactoringu. Ścisła integracja z oprogramowaniem *Altera Modelsim* pozwoliła na zaawansowaną analizę napisanego kodu i jego symulację w czasie rzeczywistym.
- Autodesk 3DS Max – program został wykorzystany do eksportu modeli 3D do struktury danych przechowywanej na układzie FPGA. Napisano eksporter w języku skryptowym *MaxScript*, który zapisuje geometrię sceny do późniejszego wykorzystania w projekcie procesora graficznego.
- GitHub – został wykorzystany do przechowywania plików projektu i zarządzania jego rozwojem i wersjami
- Google Drive – do przechowywania kopii zapasowych, tworzenia dokumentacji i prezentacji
- draw.io – strona ułatwiająca tworzenie różnego rodzaju diagramów, użyto przy tworzeniu dokumentacji

4. Przebieg prac

Rozdział przedstawia opis poszczególnych iteracji projektu inżynierskiego. Opisano każdy z czterech przyrostów, podano datę jego rozpoczęcia i czas trwania. Przybliżono także cele iteracji, szczegółowo opisano jej realizację i przedstawiono wyniki.

4. 1. Pierwszy przyrost

Data rozpoczęcia: 4.03.2016

Długość trwania: 2 miesiące

Cele

- Ogólna koncepcja modułu
- Wybór układu FPGA
- Dobór elementów peryferyjnych
- Wstępny schemat projektu
- Rozpoznanie dostępności elementów w internetowych hurtowniach elektronicznych

Realizacja

Po uzgodnieniu wymagań dotyczących projektu inżynierskiego, rozpoczęto tworzenie ogólnej koncepcji modułu uruchomieniowego.

Podstawowym problemem był wybór układu FPGA, stanowiącego główny element modułu. Zapoznano się z ofertą firmy Altera odnośnie układów rodziny Cyclone. Wybrano jej trzecią wersję, ze względu na dobry stosunek ceny, do jakości, zgodność z wymaganiami stawianymi przed projektem oraz dostępność w hurtowniach elektronicznych.

Kolejną fazą tej iteracji było dobranie elementów peryferyjnych układu FPGA. Po przeanalizowaniu instrukcji rodziny układów Cyclone III i zapoznaniu się z podobnymi projektami, przystąpiono do tworzenia wstępnej wersji schematu i wyboru układów obsługi wejścia/wyjścia. Zakupiono programator zgodny z *Altera USB-Blaster*.

Tworzenie schematu rozpoczęto od umiejscowienia układu FPGA i podłączenia go do pamięci SSRAM, wykorzystując specjalne porty pamięci zewnętrznej dostępnych w układach rodziny *Cyclone III*. Wykorzystano wszystkie wyprowadzenia posiadające taką funkcję.


Kolejnym ważnym krokiem rysowania schematu było przygotowanie modułu VGA1. Wybór układu bufora obrazu *SSD1963* poprzedzony był dłuższym poszukiwaniem. Zintegrowany układ firmy *Solomon Systech* okazał się spełniać większość oczekiwania.

Do zamiany 24-bitowej wartości koloru na sygnał analogowy zgodny ze standardem VGA, wykorzystano specjalizowany układ trójkanałowego przetwornika cyfrowo-analogowego firmy *Analog Devices*.

Ważnym aspektem projektu połączeń wyżej wymienionych układów z FPGA było takie wybranie wyprowadzeń, posiadających wymagane funkcje, aby podczas tworzenia obwodu drukowanego występuała jak najmniejsza liczba skrzyżowań.

Podczas pierwszej iteracji narysowano także schemat połączeń układu FPGA z portami wejścia/wyjścia (VGA2, GPIO, PS2, UART) oraz peryferiów służących do programowania układu *Cyclone III*.

Ostatnim ważnym elementem pracy nad schematem było przygotowanie układu zasilania. Wybrano stabilizatory liniowe o niskim spadku napięcia (*LDO*). W późniejszych iteracjach zamieniono je jednak na stabilizatory impulsowe. Rysunek 1 przedstawia początkowy schemat układu zasilania.



Rys. 1. Początkowa wersja układu zasilania

Wyniki i podsumowanie

W końcowej fazie tego etapu gotowy był wstępny schemat modułu oraz lista potrzebnych elementów. Wybrane komponenty w większości trafiły do końcowego produktu. Wyjątkiem są układy stabilizatorów LDO, które mogły nie spełniać założonych parametrów.

Założenia tego etapu projektu zostały spełnione.

4. 2. Drugi przyrost

Data rozpoczęcia: 4.05.2016

Długość trwania: 2 miesiące

Cele


- Ostateczna wersja schematu modułu SNF-0
- Prototyp obwodu drukowanego
- Ostateczna lista elementów
- Zakup potrzebnych elementów elektronicznych

Realizacja

Kolejnym ważnym etapem realizacji projektu inżynierskiego było narysowanie obwodu drukowanego modułu SNF-0. Prace rozpoczęto zaraz po przygotowaniu wstępnego schematu. Jednak po dokładniejszej analizie wymagań napięciowych i prądowych modułu i konsultacji z Promotorem, postanowiono przebudować układ zasilania. Od sprawności podsystemu dostarczającego napięcia do układów modułu zależy stabilność ich pracy.

W drugim etapie projektu zostały zamówione niektóre elementy, takie jak: przetwornik cyfrowo-analogowy, stabilizatory (nieużyte w końcowej wersji modułu) i inne mniej istotne podzespoły.

Po przeprojektowaniu schematu układu zasilania i wprowadzeniu drobnych poprawek, przystąpiono do tworzenia obwodu drukowanego. Początkowym etapem tego procesu było zapoznanie się ze oprogramowaniem *Altium Designer* i zaczęto projektować prototyp PCB. Pozwolił on lepiej zidentyfikować wymagania i określić możliwości. Rysunek 2 przedstawia prototyp obwodu drukowanego. W tym czasie przygotowano także bibliotekę, zawierającą większość projektów niestandardowych elementów.



Rys. 2. Prototyp obwodu drukowanego modułu SNF-0

Wyniki i podsumowanie

Na koniec 2 iteracji gotowy był prototyp obwodu drukowanego modułu SNF-0. Dzięki jego wykonaniu zapoznano się z oprogramowaniem *Altium Designer* oraz zidentyfikowano cele i wymagania przed tworzeniem ostatecznej wersji płytki PCB.

Na tym etapie gotowa była także lista potrzebnych elementów.

4. 3. Trzeci przyrost

Data rozpoczęcia: 4.07.2016

Długość trwania: 3 miesiące

Cele

- Ostateczna wersja obwodu drukowanego
- Zamówienie wykonania płytki PCB
- Montaż elementów
- Uruchomienie zestawu
- Zaprojektowanie i przygotowanie obudowy

Realizacja


W trzecim przyroście, na podstawie wcześniej wykonanego prototypu, zaprojektowano ostateczną wersję obwodu drukowanego. Dzięki lepszemu poznaniu oprogramowania, możliwe było szybkie i bardziej adekwatne rozłożenie elementów.


Postanowiono zastosować technikę wyrównywania długości ścieżek (*length tuning*), która pozwoli na zmniejszenie błędów przesyłania danych przez ważne magistrale (między innymi połączenie FPGA i pamięci SSRAM oraz FPGA i bufora obrazu). Starano się także zredukować ogólną długość połączeń, zwłaszcza między istotnymi komponentami.

Rozłożenie elementów zostało poprawione. Dostęp do złącz został zoptymalizowany. Rozmiary płytki uległy nieznaczнемu zwiększeniu w stosunku do prototypu między innymi ze względu na rozrost obszaru zajmowanego przez połączenia z zastosowaną techniką *length tuning*.


Złącza i kontrolki zostały ułożone w sposób ułatwiający późniejsze używanie modułu SNF-0. Wykonano otwory montażowe, w których miały być umieszczone podpory mocujące obudowę. Poprawiono także układ i czytelność opisów, ułatwiających montaż i użytkowanie płytki.

Projekt końcowej wersji obwodu drukowanego modułu SNF-0 przedstawiony został na rysunkach 3 i 4. Wizualizacja 3D płytki PCB zaprezentowana została na rysunku 5.







Rys. 5. Wizualizacja modułu SNF-0



Rys. 6. Moduł SNF-0 podczas montażu



Rys. 7. Gotowy moduł SNF-0 (widok od góry)



Rys. 8. Gotowy moduł SNF-0 (widok od dołu)

Kolejnym etapem trzeciej iteracji było wykonanie i uruchomienie modułu SNF-0. Wykonanie samej płytki PCB powierzone zostało firmie oferującej takie usługi. Po skompletowaniu wszystkich podzespołów, przystąpiono do montażu modułu. Zdjęcie 6 przedstawia proces montażu płytka PCB.

Na koniec etapu zaprojektowano i zlecono wycięcie prostej, dwuczęściowej obudowy ze szkła akrylowego, która została zamocowana przy użyciu plastikowych elementów montażowych.

Gotowy projekt pokazany został na zdjęciach 7 i 8.

Wyniki i podsumowanie

W trzeciej iteracji zakończono prace nad sprzętową częścią modułu SNF-0. Cele przyrostu zostały osiągnięte. Elementy potrzebne do wykonania projektu inżynierskiego zostały zmontowane. Układy takie jak pamięć SSRAM oraz pamięć obrazu zostaną wykorzystane do przyszłych projektów. Moduł SNF-0 w obecnym stanie wyposażony jest w działający i zdolny do zaprogramowania układ FPGA oraz zestaw portów wejścia/wyjścia (PS2, UART, GPIO, VGA).

4. 4. Czwarty przyrost


Data rozpoczęcia: 4.09.2016

Długość trwania: 3 miesiące

Cele

- Napisanie i uruchomienie modułów VHDL odpowiedzialnych za obsługę portów PS2, szeregowego i wyjścia VGA
- Implementacja i uruchomienie przykładowego procesora graficznego wyświetlającego grafikę 3D zbudowaną z linii
- Finalizacja projektu i ostateczne poprawki

Realizacja



Rys. 9. Prototypowy program o funkcjonalności projektowanego procesora graficznego

można znaleźć w repozytorium projektu inżynierskiego (https://github.com/papciakk/FPGA_Board) w folderze *software/3D_processor_prototype*. Do jego komplikacji potrzebna jest biblioteka *SDL (Simple DirectMedia Layer)* oraz jej rozszerzenie *SDL_gfx*. Na rysunku 9 przedstawiono zrzut ekranu z omawianego programu.

Po uruchomieniu podstawowej wersji projektu specjalizowanego procesora graficznego na zestawie SNF-0, przystąpiono do rozszerzania jego funkcjonalności. Między innymi poprawiono sposób wgrywania modeli 3D do pamięci układu FPGA. Przygotowano także eksporter z programu *Autodesk 3DS Max*, który pozwala wyeksportować wczytaną scenę do pliku *.vhd zawierającego strukturę danych wykorzystywaną przez projekt.

Wyniki i podsumowanie

Po skończeniu ostatniego przyrostu, projekt uniwersalny modułu sprzętowego przetwarzania danych opartego na FPGA był gotowy. Zakończone zostały prace nad częścią programową, których wynikiem był przykładowy specjalizowany procesor graficzny prezentujący możliwości zestawu SNF-0.

Pierwszym etapem czwartej iteracji było przygotowanie zestawu jednostek projektowych języka VHDL odpowiedzialnych za obsługę dostępnych peryferiów. Podstawowe wersje sterowniki poszczególnych portów były implementowane i testowane zaraz po zmontowaniu elementów modułu.

Jako podstawę przykładowego procesora prezentującego działanie modułu SNF-0, wykorzystano przebudowany projekt z przedmiotu *Technika Mikroprocesorowa 2*.

Przed przystąpieniem do tworzenia specjalizowanego procesora graficznego, przygotowano prototyp w formie programu komputerowego, który posiadał taką samą funkcjonalność. Kod programu napisany w języku C++

5. Analiza wykonanych prac

Rozdział piąty obejmuje analizę realizacji założeń projektowych. Przedstawiono także plany rozwoju projektu.

5. 2. Analiza realizacji założeń projektowych

Celem projektu inżynierskiego było przygotowanie uniwersalnej platformy umożliwiającej między innymi tworzenie własnych implementacji procesorów. Zastosowanie układu FPGA *Altera Cyclone III*, posiadającego stosunkowo duże zasoby, pozwala na tworzenie rozbudowanych projektów.

Przygotowanie podstawowego zestawu portów wejścia/wyjścia takich, jak: PS2, UART, wyjście VGA spełnia wymagania postawione przed projektem.

Zaimplementowany specjalizowany procesor graficzny prezentuje możliwości zestawu, przede wszystkim pokazuje możliwość szybkiego przetwarzania stosunkowo dużej ilości danych i generowania obrazów. Prezentuje także praktyczne wykorzystanie dostępnych portów wejścia/wyjścia.

5. 3. Plany rozwoju projektu

Moduł uruchomieniowy SNF-0 posiada kilka podsystemów, które nie zostały jeszcze zmontowane. Pamięć SSRAM pozwoli na przechowywanie większej porcji danych i umożliwi wykorzystanie potencjału układu FPGA. Wyjście wideo VGA1 z buforem obrazu i 24-bitowym przetwornikiem cyfrowo-analogowym pozwoli na wyświetlanie skomplikowanej grafiki w pełnej paletie kolorów.

Zestaw SNF-0 jest platformą, na której można tworzyć dowolne projekty, ograniczone tylko zasobami układu FPGA i dostępnymi periferiami.

Specjalizowany procesor graficzny posiada także duży potencjał rozwoju. W planach jest wykorzystanie wielu jednostek generujących obraz do przyspieszenia wyświetlania. Dzięki pamięci SSRAM, możliwe będzie przechowywanie bardziej złożonych modeli. Montaż podsystemu wyświetlania VGA1 pozwoli na rozpoczęcie prac nad generowaniem brył wypełnionych kolorem, a nawet zastosowanie cieniowania i oświetlenia.

6. Raport ze spotkań z Opiekunem projektu inżynierskiego

Data	4.03.2016
Opis	Na pierwszym spotkaniu omówione zostały wstępne założenie dotyczące projektu inżynierskiego, a także wymagania, jakie powinien spełnić. Przedstawiono także początkową wersję wizji projektu i ustalono kolejność prac.

Data	12.04.2016
Opis	Przedstawiono wyniki pracy nad początkową wersją schematu. Skonsultowano napotkane problemy i ustalono plan dalszych działań.

Data	25.05.2016
Opis	Zaprezentowano prototyp obwodu drukowanego. Opracowano szczegóły ostatecznej wersji projektu PCB.

Data	8.06.2016
Opis	Przedstawiono końcowy etap prac nad projektem ostatecznej wersji projektu PCB. Skonsultowano problemy i wątpliwości. Ustalono charakter i wymagania projektu przykładowego procesora, prezentującego możliwości modułu.

Data	9.11.2016
Opis	Zaprezentowano działający moduł SNF-0 oraz w większości gotowy specjalizowany procesor graficzny wyświetlający grafikę 3D. Ustalono końcowe wymagania odnośnie programowej części projektu inżynierskiego.

Data	21.12.2016
Opis	Zaprezentowano działający projekt.

7. Spis rysunków

Rys. 1. Początkowa wersja układu zasilania	9
Rys. 2. Prototyp obwodu drukowanego modułu SNF-0	11
Rys. 3. Projekt obwodu drukowanego widziany z góry	13
Rys. 4. Projekt obwodu drukowanego widziany z dołu	13
Rys. 5. Wizualizacja modułu SNF-0.....	14
Rys. 6. Moduł SNF-0 podczas montażu	14
Rys. 7. Gotowy moduł SNF-0 (widok od góry).....	15
Rys. 8. Gotowy moduł SNF-0 (widok od dołu).....	15
Rys. 9. Prototypowy program o funkcjonalności projektowanego procesora graficznego.....	17