Circuits logiques

Terminale ISN Lycée du Parc

Table des matières

\mathbf{C}_{1}	rédit	${f s}$	1						
Pı	réam	bule	1						
1	Por	tes logiques	2						
	1.1	Le transistor porte logique de base	2						
	1.2	D'autres portes logiques	3						
		1.2.1 Transistors en série ou en parallèle	3						
		1.2.2 Portes logiques et fonctions logiques élémentaires	5						
2	Fon	Fonctions booléennes							
	2.1	Fonctions booléennes	8						
	2.2	Dresser la table de vérité d'une fonction booléenne	10						
	2.3	Exprimer une fonction booléenne à partir de sa table de vérité	10						
3	Cir	cuits combinatoires	11						
	3.1	Définition	11						
	3.2	Décodeur avec 2 bits d'entrées	12						
	3.3	Demi-additionneur et additionneur 1 bit	12						
	3.4	Simuler le hasard	14						
4	Ope	érations bit à bit en Python	16						

Crédits

Ce cours est largement inspiré du chapitre 22 du manuel NSI de la collection Tortue chez Ellipsen auteurs : Ballabonski, Conchon, Filliatre, N'Guyen.

Préambule


Les circuits d'une ordinateur manipulent uniquement des 0 ou des 1 représentés en interne par des tensions hautes ou basses. Les premiers ordinateurs construits dans la période 1945-1950 sont basés sur une technologie de tube à vide ou tube électrique. En 1947, aux laboratoires Bell, Shockley, Bardeen

et Brattain inventent le **transistor** au germanium un petit composant électronique qui se comporte comme un interrupteur. Les transistors, plus petits et dissipant moins de chaleur, vont supplanter les tubes électriques : en 1954 le germanium est remplacé par le silicium, en 1955 apparaissent les premiers ordinteurs entièrement transistorisés, en 1960 le transistor à effet de champ permet l'intégration de dizaines composants dans un centimètre carré. Les transistors sont ensuite directement gravés dans une plaque de silicium constitutant un **cicrcuit intégré**. En 1965 Gordon Moore futur directeur d'Intel énonce la loi empirique portant son nom qui fixe une feuille de route à l'industrie des mircroprocesseurs : le doublement de la densité d'intégration des transistors tous les deux ans. Cette loi s'est vérifiée jusqu'à présent avec une finesse de gravure d'environ 5 nanomètres en 2020. Le graphique ci-dessous représente l'évolution du nombre de transistors par circuit intégré.



in Data

Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years. This advancement is important as other aspects of technological progress – such as processing speed or the price of electronic products – are linked to Moore's law.



The data visualization is available at OurWorldinData.org. There you find more visualizations and research on this topic.

Licensed under CC-BY-SA by the author Max Rose

1 Portes logiques

1.1 Le transistor porte logique de base



Définition 1

Un transitor possède trois broches : la grille, la sortie (ou drain) et la source soumis à des états de

tension haute ou basse qu'on peut assimiler aux valeurs binaires 1 et 0 d'un **bit**. Si la tension appliquée sur la grille est haute (bit à 1) alors le transitor laisse passer le courant entre la source d'énergie et la sortie et ce dernier passe à l'état de tension basse (bit à 0), sinon la sortie reste en tension haute (bit 1).

Une **fonction logique** prend un ou plusieurs bits en entrée et retourne un ou plusieurs bits en sortie. Une **table logique** représente toutes les sorties produites par une fonction logique pour toutes les entrées possibles.

Un transistor représente une fonction logique dont le bit d'entrée est l'état de tension de la grille et le bit de sortie, l'état de tension de la sortie. La **table logique** (table 1) associée est celle du **NON logique** ou **Inverseur**.

Fichier de test Logisim : transistor.circ.




Table 1: Table logique d'une porte NON

A	B = NON(A)
0 1	1 0

Il existe deux conventions de représentation symbolique des portes logiques, une européenne et une américaine.



1.2 D'autres portes logiques

1.2.1 Transistors en série ou en parallèle

Exercice 1

On donne ci-dessous les représentations de deux portes logiques :

- La porte NAND constituée de deux transistors en série
- La porte NOR constituée de deux transistors en parallèle


Chacune de ces portes logiques comportent deux bits d'entrée : A pour la grille du transistor 1 et B pour la grille du transistor 2 et un bit de sortie.


Compléter leurs tables logiques.

Vérifier avec Logisim et les fichiers porte_NAND.circ et porte_NOR.circ.

A	В	NAND(A, B)
0	0	
0	1	
1	0	
1	1	

A	В	NOR(A, B)
0	0	
0	1	
1	0	
1	1	






Voici les représentations symboliques des portes logiques NAND et NOR :


Porte NAND européenne




Porte NAND américaine:



Porte NOR européenne



Porte NOR américaine




Portes logiques et fonctions logiques élémentaires

Exercice 2


Fichier de test Logisim : exercice2.circ.

1. Compléter la table logique de la porte logique représentée par le circuit ci-dessous. Quelle porte logique peut-on ainsi représenter?



$$\frac{\overline{A} \quad B = f(A)}{0}$$

2. Compléter la table logique de la porte logique représentée par le circuit ci-dessous. Quelle fonction logique correspond à cette porte logique ?




A	В	C = g(A, B)
0	0	
0	1	
1	0	
1	1	




Exercice 3

Fichier de test Logisim : exercice3.circ.


1. Compléter la table logique de la porte logique représentée par le circuit ci-dessous. Quelle porte logique peut-on ainsi représenter ?





2. Compléter la table logique de la porte logique représentée par le circuit ci-dessous. Quelle fonction logique correspond à cette porte logique ?




Voici les représentations symboliques des portes logiques AND et OR :











Exercice 4

- 1. Construire un circuit représentant une porte OR uniquement avec des portes NOR.
- 2. Construire un circuit représentant une porte AND uniquement avec des portes NAND.

Ainsi chacune des portes, NAND ou OR permet de construire les portes NOT, OR, AND. Toute porte logique pouvant s'exprimer à l'aide de ces trois portes, les portes NAND et OR sont dites universelles.

2 Fonctions booléennes

2.1 Fonctions booléennes



Définition 2

- Un booléen est un type de données pouvant prendre deux valeurs True (Vrai) ou False (Faux) qu'on représente numériquement par un bit de valeur 1 pour True ou 0 pour False. Electroniquement, les valeurs 1 et 0 se traduisent respectivement par des tensions haute ou basse.
- Une fonction booléenne f associe un booléen à un ou plusieurs booléens.
- Une fonction booléenne avec n arguments est définie sur un ensemble $\{0;1\}^n$ à 2^n valeurs et prend ses valeurs dans $\{0;1\}$ qui a 2 éléments. On peut recenser les 2^n évaluations d'une fonction booléenne à n arguments dans une **table de vérité** qui la définit entièrement. Il existe 2^{2^n} fonctions booléennes à n arguments.
- Une **porte logique** est la représentation sous forme de circuit d'une fonction booléenne et sa **table logique** est la **table de vérité** de cette fonction.



Exercice 5

1. Compléter la fonction Python ci-dessous pour qu'elle affiche la table de vérité d'une fonction booléenne à deux entrées. Expliquer le rôle de la fonction int.

1. Vérifier que les tables de vérité affichées pour les fonctions bool.__or__, bool.__and__ et bool.__not__ sont correctes.



I

🎦 Propriété 1

On peut exprimer toute fonction booléenne à l'aide de trois fonctions booléennes élémentaires :

• La négation de x est une fonction à 1 bit d'entrée (unaire) notée $\neg x$ ou \overline{x} . Si x est un booléen, sa négation est not x en Python.

~	
$\frac{x}{}$	$\neg x$
0	
1	

• La conjonction de x et y est une fonction à 2 bits d'entrée (binaire) notée $x \wedge y$ ou x.y. Si x et y sont des booléens, leur conjonction est x and y en Python.

x	y	$x \wedge y$
0	0	
0	1	
1	0	
1	1	

• La disconjonction de x et y est une fonction à 2 bits d'entrée (binaire) notée $x \vee y$ ou x + y. Si x et y sont des booléens, leur disjonction est x or y en Python

\boldsymbol{x}	y	$x \vee y$
0	0	
0	1	
1	0	
1	1	



🛂 Propriété 2

- 1. Les fonctions booléennes élémentaires respectent un certain nombre de règles qui permettent de simplifier les expressions booléennes complexes :
- opérateur involutif : $\neg(\neg x) = x$ et $\overline{\overline{x}} = x$
- élément neutre : $1 \land x = x$ et 1.x = x ou $0 \lor x = x$ et 0 + x = x
- élément absorbant : $0 \land x = 0$ et 0.x = 0 ou $1 \lor x = x$ et 1 + x = 1
- $idempotence: x \land x = x \text{ et } x.x = x \text{ ou } x \lor x = x \text{ et } x + x = x$
- complément : $x \wedge (\neg x) = 0$ et $x.(\overline{x}) = 0$ ou $x \vee (\neg x) = 1$ et $x + \overline{x} = 1$

- commutativité: $x \wedge y = y \wedge x$ et $x \cdot y = y \cdot x$ ou $x \vee y = y \vee x$ et x + y = y + x
- associativité: $x \land (y \land z) = (x \land y) \land z$ et x.(y.z) = (x.y).zou $x \lor (y \lor z) = (x \lor y) \lor z$ et x + (y + z) = (x + y) + z
- $distributivit\acute{e}: x \land (y \lor z) = (x \land y) \lor (x \land z) \text{ et } x.(y+z) = x.y + x.z \text{ ou } x \lor (y \land z) = (x \lor y) \land (x \lor z)$ et x + (y.z) = (x + y).(x + z)
- loi de Morgan: $\neg(x \land y) = \neg x \lor \neg y$ et $\overline{x.y} = \overline{x} + \overline{y}$ ou $\neg(x \lor y) = \neg x \land \neg y$ et $\overline{x+y} = \overline{x}.\overline{y}$
- 1. Les fonctions booléennes élémentaire respectent des règles de priorité : la négation est prioritaire sur la conjonction qui est proritaire sur la disjonction.

Il est recommandé de mettre des parenthèses plutôt que d'appliquer les règles de priorité dans l'écriture des expressions booléennes.

Dresser la table de vérité d'une fonction booléenne



Exercice 6

Démontrer dans chaque cas l'égalité des expressions booléennes en utilisant les deux méthodes suivantes:

- Méthode 1 : en comparant les tables de vérité des deux expressions booléennes ;
- Méthode 2 : en utilisant les règles de simplification de la propriété 2.
- 1. $x + x \cdot y = x$
- 2. $x + \overline{x} \cdot y = x + y$
- 3. $x.z + \overline{x}.y + y.z = x.z + \overline{x}.y$
- 4. $\overline{y.(x+\overline{y})} = \overline{x} + \overline{y}$
- 5. $x.(\overline{x} + \overline{y}).(x + y) = x.\overline{y}$

2.3 Exprimer une fonction booléenne à partir de sa table de vérité




Exercice 7


On considère la fonction booléenne dont la table de vérité est :

\overline{x}	y	f(x, y)
0	0	0
0	1	1
1	0	1
1	1	0

- 1. Exprimer chacune des lignes où la fonction prend la valeur 1 comme la conjonction des entrées en remplaçant chaque 1 par la variable qu'il représente et chaque 0 par la négation de la variable. Par exemple le 1 de la deuxième ligne s'écrira $\overline{x}.y$.
- 2. On peut alors écrire f(x,y) comme la disjonction des formes conjonctives obtenues à la question précédente. En déduire une expression booléenne de f(x,y).
- 3. Ouvrir le logiciel Logisim et construire une porte logique représentant cette fonction booléenne.
- 4. Cette fonction s'appelle OU EXCLUSIF ou XOR. Ce nom vous paraît-il bien choisi?

Voici les représentations symboliques de la porte logique XOR :





3 Circuits combinatoires

3.1 Définition



Définition 3

Un circuit logique combinatoire permet de réaliser une ou plusieurs fonctions booléennes : ses sorties ne dépendent que de l'état actuel de ses entrées. Les portes logiques NOT, NOR, NAND, AND, OR et XOR sont des circuits combinatoires.

Il existe d'autres circuits, dits séquentiels, dont les sorties se calculent non seulement à partir de leurs valeurs d'entrée actuelles mais aussi à partir de leurs états précédents : le facteur temps intervient. Ils utilisent des circuits de mémoire pour mémoriser leurs états antérieurs.



Exercice 8

On considère la fonction booléeenne f dont la table de vérité est donnée ci-dessous :

\overline{x}	y	f(x, y)
0	0	1
0	1	0
1	0	0

- 1. En utilisant la méthode exposée dans l'exercice , déterminer une expression booléenne de la fonction f.
- 2. Ouvrir le logiciel Logisim et construire un circuit combinatoire représentant cette fonction booléenne :
 - En utilisant les portes logiques NOT, NOR, NAND, AND, OR ou XOR.
 - En n'utilisant que des portes logiques NOT, AND ou OR.
 - En n'utilisant que des portes logiques NOR.

3.2 Décodeur avec 2 bits d'entrées



Exercice 9

On considère un circuit combinatoire qui possède deux entrées e_0 et e_1 et quatre sorties s_0 , s_1 , s_2 et s_3 .

La sortie indexée par le nombre dont le bit de poids faible est e_0 et le bit de poids fort e_1 est postionnée à 1 et les autres sorties à 0. Ce circuit est ainsi appelé **décodeur** 2 **bits**.

1. Compléter la table de vérité de ce circuit combinatoire.

_						
e	0	e_1	s_0	s_1	s_2	s_3
()	0				
()	1				
-	1	0				
	1	1				

- 2. En utilisant la méthode exposée dans l'exercice 7, déterminer une expression booléenne de chacune des sorties s_0 , s_1 , s_2 et s_3 , en fonction des entrées e_0 et e_1 .
- 3. Ouvrir le logiciel Logisim et construire un circuit combinatoire représentant un **décodeur** 2 **bits**.

3.3 Demi-additionneur et additionneur 1 bit



Exercice 10

- 1. Effectuer les additions binaires : 0+0, 0+1, 1+0 et 1+1.
- 2. Un demi-additionneur binaire 1 bit est un circuit combinatoire qui possède :


- deux entrées : deux bits d'opérande e_0 et e_1 ;
- deux sorties : un bit de résultat s et un bit de retenue sortante r.

La sortie s prend pour valeur le bit des unités et la sortie r le bit de retenue sortante, lorsqu'on additionne les deux bits d'entrée e_0 et e_1 .

1. Compléter la table de vérité de ce circuit combinatoire :

e_0	e_1	s	r
0	0		
0	1		
1	0		
1	1		

4. Justifier qu'un demi-additionneur binaire 1 bit peut être représenté par le circuit ci-dessous.



5. Ouvrir le logiciel Logisim et construire un circuit combinatoire représentant un demiadditionneur binaire 1 bit.



Exercice 11

Un additionneur binaire ${\bf 1}$ bit est un circuit combinatoire qui possède :

- trois entrées : deux bits d'opérande e_0 et e_1 et un bit de retenue entrante r_0
- deux bits de sortie : un bit de résultat s_2 et un bit de retenue sortante r_3 .
- 1. Compléter les colonnes de la table de vérité d'un additionneur binaire 1 bit pour le bit de résultat s_2 et le bit retenue sortante r_3 .

e_0	e_1	r_0	$s_1 = \dots$	$r_1 = \ldots$	$s_2 = \dots$	$r_2 = \dots$	$r_3 = \dots$
0	0	0					
0	1	0					
1	0	0					

1	1	0
0	0	1
0	1	1
1	0	1
1	1	1

- 2. Un additionneur binaire 1 bit peut être réalisé à l'aide de deux demi-additionneurs binaires 1 bit:
 - Le premier demi-additionneur binaire 1 bit prend en entrée les bits d'opérande e_0 et e_1 et retourne en sortie un bit de résultat intermédiaire s_1 et un bit de retenue sortante intermédiaire r_1 . Donner une expression booléenne de s_1 et r_1 en fonction de e_0 et e_1 .
 - Le second demi-additionneur binaire 1 bit prend en entrée le bit de résultat s_1 et le bit de retenue entrante r_0 et retourne en sortie le bit de résultat final s_2 et un bit de retenue sortante intermédiaire r_2 . Donner une expression booléenne de s_2 et r_2 en fonction $de s_1 et r_0$.
 - Enfin, la retenue sortante r_3 s'obtient à partir de la retenue sortante r_1 du premier demiadditionneur et de la rentenue sortante r_2 du second. Donner une expression booléenne de r_3 en fonction de r_1 et r_2 .

Compléter les colonnes s_1 , r_1 et r_2 de la table de vérité de **additionneur binaire à 1 bit**.


- 3. Avec le logiciel Logisim ouvrir le fichier contenant le demi-additionneur de l'exercice précédent.
 - Ajouter un nouveau circuit avec Add a circuit, le nommer additionneur1bit puis copier/coller dedans le circuit du demi-additionneur binaire 1 bit. Compléter le circuit pour obtenir un additionneur binaire 1 bit.
 - Ajouter un nouveau circuit avec Add a circuit, le nommer additionneur2bits puis copier/coller dedans le circuit de l'additionneur binaire 1 bit. Compléter le circuit pour obtenir un additionneur binaire 2 bits.

3.4 Simuler le hasard



Exercice 12


Dans cet exercice, on veut réaliser un circuit logique qui simule un dé électronique à diodes (LED). Les différentes combinaisons d'affichage du dé électronique sont représentées dans la figure ci-dessous



Par exemple, si on veut afficher 3, il faut allumer les diodes a, d et g. Pour les combinaisons d'entrée (x,y,z)=(0,0,0,0) et (X,Y,Z)=(1,1,1) aucune diode ne doit être allumée.

Il s'agit d'une forme de **transcodeur 3 bits vers 8 bits**. Les 3 bits d'entrée représentent le codage d'un nombre sur 3 bits en notation positionnelle et les 8 bits de sortie représentent le codage de ce même nombre en notation additive. Par exemple si (x,y,z) = (1,0,1) en entrée, le nombre est $1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = 5$ et il est représenté par cinq bits de sortie positionnés à 1. Pour simuler un dé à 6 faces, deux entrées, (x,y,z) = (0,0,0) et (x,y,z) = (1,1,1), correspondent à la même sortie (tous les bits de sortie à 0), c'est pourquoi on peut réduire le nombre de sorties de 8 à 7.


Le circuit à réaliser doit donc comporter 7 sorties, soit une sortie par diode (a, b, c, d, e, f, g) et 3 entrées x, y, z.



1. Compléter la table de vérité de ce circuit :

x	у	Z	a	b	c	d	е	f	g
0	0	0							
0	0	1							
0	1	0							
0	1	1							
1	0	0							
1	0	1							
1	1	0							
1	1	1							

- 2. Ouvrir le logiciel Logisim. Aller dans Windows Combinational Analysis:
 - dans l'onglet Input, indiquer les variables d'entrée du transcodeur (x, x, z);
 - dans l'onglet Output, indiquer les variables de sortie (a,..., g);
 - dans Table , saisir la table de vérité de chaque sortie ;
 - dans Expression, on peut obtenir une expression booléenne pour chaque de sortie, et dans Minimized une expression simplifiée.
 - construire le circuit avec le bouton Build circuit et le nommer de6faces
 - compléter le circuit avec des Random Generator (outils Memory) en entrée et des LED (outils Input - Output) en sortie comme dans la figure ci-dessous.



4 Opérations bit à bit en Python



Propriété 3

Les fonctions booléennes élémentaires (OR, AND, NOT, XOR) existent en Python sous la forme d'opérateurs booléens mais sont également implémentés sous la forme d'opérateurs bit à bit sur les nombres. Un opérateur bit à bit (bitwise en anglais) s'applique sur les bits de même poids des représentations binaires de ses opérandes.

Opérateur booléen	Opérateur bit à bit	Exemple		
and , ET	&	>>> bin(0b101001 & 0b101010) '0b101000'		
or, OU	I	>>> bin(0b101001 0b101010) '0b101011'		
xor , OU EXCLUSIF	^	>>> bin(0b101001 ^ 0b101010) '0b000011'		
not , NEGATION	~	>>> ~5 #~x retourne -x - 1 -6		

Exemples d'utilisation d'opérateurs bit à bit :

• On peut utiliser le ET bit à bit pour sélectionner uniquement certains bits, par exemple les bits de rang pairs :

```
>>> bits_pairs = sum(2 ** k for k in range(0, 8, 2))
>>> bin(bits_pairs)
'0b1010101'
>>> bin(183)
'0b10110111'
>>> bin(183 & bits_pairs)
'0b10100010'
```

• Le OU EXCLUSIF peut servir à masquer / démasquer une partie de la représentation binaire d'un nombre (on peut l'employer avec tout objet codé numériquement comme une image ou un caractère).

```
>>> diego = 69
>>> masque = 42
>>> zorro = diego ^ masque
>>> zorro
111
>>> zorro ^ masque
69
```

Exercice 13

Dans un réseau IP l'adresse IP d'une machine est constitué d'un préfixe correspondant à l'adresse du réseau (commune à toutes les machines du réseau) et à un suffixe machine, identifiant la machine sur le réseau.

Le préfixe réseau s'obtient à partir de l'adresse IP de la machine en faisant un ET bit à bit avec le masque de sous-réseau.

Par exemple si l'adresse est 192.168.11.12 de représentation binaire 11000000.10101000.00001011.00001011 et le masque de sous-réseau est 255.255.252.0 de représentation binaire

soit 192.168.8.0.

On donne ci-dessous deux fonctions outils :

```
def ip2liste(ip):
   "Transforme une adresse IP V4 (type str) en liste d'entiers"
   return [int(champ) for champ in ip.split('.')]
def liste2ip(ipliste):
   "Transforme une liste d'entiers en adresse IP V4 (type str)"
   return '.'.join(str(n) for n in ipliste)
```

- 1. Écrire une fonction de signature prefixe_reseau(ip, masque) qui retourne le préfixe réseau sous forme d'adresse IP V4 (type str) à partir d'une adresse IP V4 et d'un masque de sous-réseau.
- 2. Écrire une fonction de signature suffixe_machine(ip, masque) qui retourne le suffixe machine sous forme d'adresse IP V4 (type str) à partir d'une adresse IP V4 et d'un masque de sousréseau.

Voici un exemple de résultat attendu :

```
>>> prefixe_reseau('145.245.11.254','255.255.252.0')
'145.245.8.0'
>>> suffixe_machine('145.245.11.254','255.255.252.0')
```



Propriété 4

Python définit également des opérateurs sur les bits d'un nombre, plus efficaces que les opérations mathématiques équivalentes :

- Le décalage de nombre de n bits vers la gauche multiplie nombre par 2^n et s'écrit nombre << n.
- Le décalage de nombre de n bits vers la droite divise nombre par 2^n et s'écrit nombre >> n.



Exercice 14

Dans l'algorithme de recherche dichotomique, après division en deux de la zone de recherche, l'algorithme s'appelle lui-même sur l'une des deux moitiés. C'est un algorithme de type Diviser pour réquer qui peut se programmer récursivement comme nous le verrons dans le chapitre sur la récursivité.

Si on note n la taille de la liste, une autre implémentation, non récursive, est la suivante :

- on commence la recherche au début de la liste et on avance avec un pas pas = n // 2 ou pas = n >> 1 jusqu'au premier élément supérieur à l'élément cherché;
- on repart de l'élément précédent le point d'arrêt et on avance désormais avec un pas pas = pas >> 1;
- on répète en boucle ces instructions jusqu'à ce que le pas atteigne 1.

A la fin de de la boucle, on détermine si l'élément sur lequel on s'est arrêté est l'élément recherché.

Compléter le code de la fonction recherche_dicho2 qui implémente cet algorithme.

```
def recherche dicho2(L, e):
  x, n = 0, len(L)
  pas = n >> 1
  while pas >= 1:
     while x + pas < n and ....:
        x = \dots
     pas = ......
  return ......
```