
CLOCK GENERATOR
VCC
C10
100n
ESTABILIZA
555
GND
R1
10k
RV1
100k
U2
555
DIS
VCC
R
THR
GND
CV
TR
Q
LFO
CLOCK
D1
LED
R4
1k
C1
10u
C2
100n
C1 y RV1 Controlan
Frecuencia de CLOCK
SECUENCIADOR
CLOCK
VCC
C9
100n
ESTABILIZA
4017
U3
4017
CLK
CKEN
VDD
Reset
VSS
Cout
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
STEP1
STEP2
STEP3
STEP4
R12
100k
R5
100k
SINTETIZADOR
STEP1
STEP2
STEP3
STEP4
U1A
HEF4093B
U1B
HEF4093B
U1C
HEF4093B
U1D
HEF4093B
U1E
HEF4093B
VCC
GND
ESTABILIZA
4093
C11
100n
C5
10u
RV2
100k
C6
0.47u
RV3
100k
C3
0.47u
RV4
100k
C4
0.47u
RV5
100k
R2
1k
R3
1k
R10
1k
R11
1k
MIX
C y RV de cada compuerta
Controlan frecuencia de
oscilador Schmit Trigger
POT puede ser reemplazado
por LDR, Resistencia experimental, etc
SALIDA
VCC
ESTABILIZA
LM386
C12
100n
C13
100uF
C7
100uF
MIX
RV6
100k
Potenciometro
para volumen
U4
LM386
GND
V+
C8
100uF
LS1
Speaker
J2
USB_A
VBUS
D+
D-
GND
Shield
Se recomienda
alimentar con USB
Alternativas:
Bateria 9v
Fuente de poder DC
5 a 9v
Diseñado por Matías Serrano/Aarón Montoya
Para dis8644-2026-1
https://github.com/disenoUDP/dis8644-2026-1/
Modificado por: Santiago Cifuentes, Paula Fuentes y Kristel Ladrón de Guevara
Diseño UDP
Sheet: /
File: 4stepSQRsynth-LM386.kicad_sch
Title: 555_4017_4093_Synth
Size: A4
Grupo: 06
Rev: 2
KiCad E.D.A. 9.0.2
Id: 1/1