# **ASIC & FPGA HW(2)**

## Parham Gilani - 400101859

سوال 1)

(a

### 1. استفاده از Shift Register:

- در Verilog می توانید با استفاده از ساختار shift register یک 64 Register بیتی با عرض 6 بیت پیاده سازی کنید. هر عنصر از ثبات شیفت دارای یک مقدار 6 بیتی است و این مقادیر از طریق Register ها در هر Clock جابجا می شوند.
- داده های ورودی در اولین Register بارگذاری می شوند ([0]reg)، و سپس از طریق داده های ورودی در اولین Register بعدی منتقل می شوند.
  - با اتصال خروجی آخرین رجیستر به پورت خروجی reg\_out می توانید مقدار
     64 Register بیتی را در هر لحظه مشاهده کنید.

### 2. استفاده از آرایه ای از Register ها:

- راه دیگر برای ایجاد یک 64 Register بیتی با عرض 6 بیت در Verilog با تعریف آرایه ای از Register 64 است که هر یک دارای عرض 6 بیت است.
- در حین Reset، تمام رجیسترها به صفر می رسند. در هر Clock، داده های ورودی در حین Register بارگذاری می شوند ([0]) و سپس از طریق آرایه Register منتشر می شوند.
- خروجی reg\_out همه رجیسترها را به ترتیب معکوس (از [63]reg) تا (reg[0]) به هم متصل می کند تا مقدار خروجی 64 بیتی را تشکیل دهد.

هر دو توضیح نشان می دهند که چگونه می توانید یک 64 Register بیتی با عرض 6 بیت را در Verilog با استفاده از یک Shift Register یا آرایه ای از Verilog ها پیاده سازی کنید.

(b) یک (SRL (Shift Register Lookup-Table) مربعی است که در تراشههای Xilinx موجود است که می تواند عملکردهای یک شیفت رجیستر را به روشی بهینه ارائه کند. SRL ها انرژی، مساحت کمتری مصرف می کنند و به طور کلی سریعتر هستند. در حالی که محدودیت ها و ملاحظات خاصی برای استفاده از آنها هنگام طراحی ماژول ها با استفاده از زبان های HDL ملاحظات خاصی برای استفاده از آنها هنگام طراحی ماژول ها با استفاده از زبان های مالتی پلکسر 4-1 و 16 فلیپ فلاپ در تراشه های Xilinx تشکیل شده است. فلیپ فلاپ ها به صورت سری به هم متصل می شوند و از این رو عملکرد یک رجیستر شیفت 16 بیتی را با تمام سیگنال های کنترلی لازم مانند Clock داخلی و سیگنال فعال کننده ساعت اجرا می کنند. سیگنال آدرس مالتی پلکسر می تواند برای تغییر طول رجیستر و دسترسی به هر بیت استفاده شود. به منظور Shift registers کردن این بلوک های 16 بیتی و ایجاد shift registers های بزرگتر، SRL (کتر کید) باید با ببیت های باقی مانده از سیگنال آدرس مالتی پلکس شوند. برای خروجی های دو SRL باید با ببیت های باقی مانده از سیگنال آدرس مالتی پلکس شوند. برای دستیابی به رفتار مطلوب، ما به سادگی داده های ورودی را به عنوان یک bus با عرض 6 مشخص می کنیم. این به ابز ار سنتز جهت استفاده از SRL 64 6 بیتی جداگانه را می دهد.

# سوال 3 )

a) معماری Xilinx DSP48 یک بلوک تخصصی پردازش سیگنال دیجیتال (DSP) است که در FPGAهای Xilinx یافت می شود که برای اجرای کار آمد عملیات حسابی پیچیده که معمولاً در برنامه های پردازش سیگنال استفاده می شود، طراحی شده است. بلوک DSP48 یک بلوک سخت افزاری اختصاصی و قابل تنظیم است که می تواند برای اجرای توابع حسابی مختلف مانند ضرب، جمع، تفریق، و غیره استفاده شود.

# ویژگی های کلیدی معماری Xilinx DSP48 عبارتند از:

- 1. قابلیتهای (Multiply-Acumulate (MAC): بلوک DSP48 میتواند یک عملیات جمع چند برابری را در یک Clock انجام دهد که آن را برای پیادهسازی فیلترها، تبدیلها و الگوریتم های DSP بسیار کارآمد میکند.
- 2. دقت قابل تنظیم: بلوک DSP48 را می توان برای پشتیبانی از عرض های مختلف داده و فرمت های اعداد پیکربندی کرد و به طراحان اجازه می دهد تا عملکرد و استفاده از منابع را برای نیازهای کاربردی خاص خود بهینه کنند.

- 3. معماری Pipeline: بلوک DSP48 با معماری Pipeline طراحی شده است که امکان عملیات با سرعت بالا و پردازش موازی کارآمد چندین عملیات حسابی را فراهم می کند.
- 4. پشتیبانی از توابع مختلف حسابی: علاوه بر عملیات MAC، بلوک DSP48 را می توان برای اجرای سایر توابع حسابی مانند عملیات جمع، تفریق، شیفت و منطقی نیز مورد استفاده قرار داد.
- 5. ویژگی های داخلی برای بهینه سازی: بلوک Xilinx DSP48 شامل ویژگی هایی مانند مراحل پیش جمع کننده و پس از جمع، Register ،carry chains های ورودی و خروجی است که به بهینه سازی عملکرد و کاهش تاخیر های critical path کمک می کند


به طور کلی، معماری Xilinx DSP48 یک بلوک سخت افزاری قدرتمند و کارآمد را برای اجرای عملیات پیچیده حسابی در سیستم های پردازش سیگنال مبتنی بر FPGA در اختیار طراحان قرار می دهد. با استفاده از قابلیتهای بلوک DSP48، طراحان میتوانند به پردازش با کارایی بالا و تاخیر کم برای طیف گستردهای از برنامههای DSP دست یابند.

b) كد ضرب كننده 18 بيتى مختلط بدين گونه است و نتيجه سنتز نيز امده است.


```
module Q3(
    input clk,
    input [17:0] real_a,
    input [17:0] imag_a,
    input [17:0] real_b,
    input [17:0] imag_b,
    output reg [35:0] real_out,
    output reg [35:0] imag_out
);

always @(posedge clk) begin
    real_out <= real_a * real_b - imag_a * imag_b;
    imag_out <= (real_a + imag_a) * (real_b + imag_b) - real_a * real_b + imag_a * imag_b;
    end

endmodule</pre>
```



همانطور که دیده میشود مدار دارای پایپلاین (به دلیل وجود Clock) و 5 تا DSP است چون با بهینه سازی عمل ضرب به جای 4 تا از 3 تا ضرب بهره بردیم که موجب به کاهش تعداد DSP ها میشود. باید بگویم چون مدار ما دارای clock است پس مدار دارای پایپلاین نیز هست.



# KARATSUBA'S TRICK

```
end result = (ac)10^n + (ad + bc)10^{n/2} + (bd)

ac & bd can be recursively computed as usual


ad + bc is equivalent to (a+b)(c+d) - ac - bd

= (ac + ad + bc + bd) - ac - bd

= ad + bc
```

So, instead of computing **ad** & **bc** as two separate subproblems, let's just compute (**a+b**)(**c+d**) instead!

c) همان کد را برای 19 بیتی انجام دادیم. همانطور که دیده میشود تعداد DSP ها تغییری نمیکند و چون در اصل تعداد عمل های ضرب ما تغییری نمیکند و همان 3 باقی میماند و صرفا به جای محاسبه 18 بیتی 1 بیت اضافه کردیم.



## d) نتیجه شبیه سازی نیز اینگونه است.

```
Loading project test
ModelSim> vsim work.Q3 tb
vsim work.Q3 tb
Start time: 23:22:30 on Mar 19,2024
** Note: (vsim-8009) Loading existing optimized design _opt7
Loading work.Q3_tb(fast)
(0000000000000000001 + 000000000000000011 * j)
              (11111111111111111 + 0000000000000000001 * j)
                            : C:/Users/gilan/OneDrive/Desktop/ASIC & FPGA_HW(2)_400101859/Q3/Q3_tb.v(29)
** Note: $stop
Break at C:/Users/gilan/OneDrive/Desktop/ASIC & FPGA HW(2) 400101859/Q3/Q3 tb.v line 29
 %% Q5_a
clc; clear; close all;
```

# سوال 5 )

a) با توجه به 11 بیتی بودن داده نیاز به 4 بیت بربتی داریم که همانطور که در کد مشاهده میشود بیت های پریتی باقی مانده بر 2 حاصل جمع تعدادی بیت داده است که در عمل XOR داده ها است و پس از Random Generate کردن تعدادی عدد 11 بیتی و حساب کردن 4 بیت بریتی به ان عدد های 11 بیتی و 15 بیتی ر ا در فایل های مناسب ذخیره کر دم.

```
output reg [10:0] output_data,
output reg valid,
wire [3:0] parity;
ware [3.6] partty;
assign partty[3] = input_data[0] ^ input_data[2] ^ input_data[4] ^ input_data[6] ^ input_data[8] ^ input_data[10];
assign parity[2] = input_data[0] ^ input_data[1] ^ input_data[4] ^ input_data[5] ^ input_data[8] ^ input_data[9];
assign parity[1] = input_data[4] ^ input_data[5] ^ input_data[6] ^ input_data[7];
assign parity[0] = input_data[0] ^ input_data[1] ^ input_data[2] ^ input_data[3];
 always @(posedge clk) begin
         if (parity == input_data[14:11]) begin
  output_data <= input_data[10:0];</pre>
                  valid <= 1;</pre>
                  output data <= 0;
initial begin
  output_data <= 0;</pre>
        error_count <= 0;
valid <= 0;
```

n = 20; % Number of sets of 11-bit data to generate

% Calculate parity bits
p1 = mod(sum(data\_1lbit([1,3,5,7,9,11])),2);
p2 = mod(sum(data\_1lbit([2,3,6,7,10,11])),2);
p4 = mod(sum(data\_1lbit([4,5,6,7])),2);
p8 = mod(sum(data\_1lbit([8,9,10,11])),2);

% Create 15-bit data with parity bits data\_15bit = [p1 p2 p4 p8 data\_11bit];

fid11 = fopen('data\_11bit.txt', fid15 = fopen('data\_15bit.txt',

data 11bit = randi([0,1],1,11);

% Save 15-bit data
fprintf(fid15,'%d',data\_15bit);

b) در این قسمت هم کد مورد نظر را نوشتم که در هر مرحله Parity ها را حساب میکند و اگر انها با 4 رقم MSB ورودی یکی نبود Valid را 1 میکند و بیت های داده اصلی ر ا خروجی میدهد در غیر این صورت Valid را 0 و Error count را بک مقدار زباد میکند.

c,d) در این مرحله صرفا تست بنچی نوشتم که داده های 15 بیتی تولید شده توسط کد قسمت قبل را به ماژول بدهد و خروجی متناسب با ان را در فایلی بنویسد و سپس توسط متلب محتوای فایل ها را مقایسه کردم تا از صحت عملکرد انها مطمئن شوم. درقسمت اضافه کردن داده های noisy نیز مقادیر رندم به فایل اضافه کردم و در خروجی به ازای همان ورودی ها مقدار Valid برابر 0 شد. (فایل ها پیوست شده اند).

```
module receiver tb();
   reg [14:0] datas [19:0];
   reg clk;
   integer i , receiver_output;
   always @(clk) #10 clk <= ~clk;
   receiver uut (.clk(clk),.input_data(datas[i]),.output_data(),.valid(),.error_count());
       $readmemb("errordata_15bit.txt",datas);
       receiver_output = $fopen("receiver_output2.txt", "w");
       clk <= 1:
        for (i = 0; i < 20; i = i + 1) begin
           @(posedge clk)
           #10 $display("i = %0d , input_data = %b : output_data = %b , valid = %b , error_count = %0d"
               i+1 , datas[i] , uut.output_data , uut.valid , uut.error_count);
           $fwrite(receiver_output, "%b", uut.output_data);
            if (i!=19) $fwrite(receiver_output , "\n");
       $fclose(receiver_output);
       $stop;
endmodule
```

### سوال 4)

a,b) در این قسمت صرفا یک FSM کشیدم و تعدادی حالت را در ان گرفتم و با توجه به current\_state و W تشخیص دادم مقدار خروجی و next\_state چیست و در هر Clock مقدار current\_state گذاشتم. در تست بنچ نیز 20 بار به ماژول مقدار دادم و خروجی را مشاهده کردم.

c) برای Mealy بودن نیز مقدار z را وقتی در 1011011هستیم و مقدار ورودی برابر 0 است و valid است 1 کردم و تغییر خاصی در کلیت کد ایجاد نشده است.

```
reg W , reset , valid;
always @(clk) #10 clk <= ~clk;
                                                                                      odule Sequence_Detector_Mealy(
                                                                                         input valid,
   clk = 1:
                                                                                        input reset,
    valid = 1;
                                                                                        input W,
    reset = 1;
    for(i = 0; i < 20; i = i + 1) begin
                                                                                        parameter S_0 = 0 , S_1 = 1 , S_10 = 2 , S_101 = 3 , S_1011 = 4 , S_10110 = 5 , S_101101 = 6 , S_1011011 = 7 , S_10110110 = 8;
       W = $random;
       #10
                                                                                         wire [3:0] next state:
       @(posedge clk)
                                                                                         assign next_state = (current_state == S_0)? ((W)? S_1 : S_0) :
        display ("W = \%b , valid = \%b , reset = \%b : z = \%b"
            , W , valid , reset , uut.z);
                                                                                                               (current_state == S_101)? ((W)? S_1011 : S_10) :
(current_state == S_1011)? ((W)? S_1 : S_10110) :
(current_state == S_10110)? ((W)? S_101101 : S_0) :
   $stop;
                                                                                                               (current_state == S_101101)? ((W)? S_1011011 : S_10) :
                                                                                                               (current_state == 5_1011011)? ((W)? 5_1 : 5_10110110) : (current_state == 5_10110110)? ((W)? 5_101101 : 5_0) : 5_0;
                                                                                         assign z = (current_state == S_1011011) && (W == 0);
    .reset(reset).
                                                                                         always @(posedge clk) begin
```


```
module Sequence_Detector_Moore_tb();
  reg clk;
  reg W , reset , valid;
  integer i;
  always @(clk) #10 clk <= ~clk;
     clk = 1;
     valid = 1;
     reset = 0;
     for(i = 0; i < 20; i = i + 1) begin
        W = $random;
        @(posedge clk);
        #10 $display ("W = %b , valid = %b , reset = %b : z = %b"
           , W , valid , reset , uut.z);
     $stop;
  Sequence Detector Moore uut (
     .clk(clk).
     .valid(valid),
     .reset(reset).
```

endmodule

reg clk:

odule Sequence\_Detector\_Mealy\_tb();

d) در هر 2 حالت Mealy و Moore خروجی سنتز یکسان است چون در یک وقتی که به حالت Moore و Mealy در هر 2 حالت Moore و Mealy میشود و در دیگری وقتی که در حالت Moore است خروجی 1 میشود که معادل این است که به حالت Moore برسیم. در حالت کلی سنتز مدار در حالت Moore ساده تر از Moore است در مدار های بزرگتر و ممکن است که منجر به پیچیدگی مدار در حالت Moore شویم.



## سوال 2)

a طبق کد بالا که کد متلب است ابتدا بین 0 و α quantizer مقدار تولید کردم و با استفاده از 1024 ان را کوانتیزه کردم و با استفاده از num2bin اعداد را به باینری تبدیل کردم و سپس اعداد باینری را در فایل های sin.txt و cos.txt و خیره کردم. در فایل وریلاگ نیز علاوه بر ورودی و خروجی در امانتها صرفا همان داده ها را لود کردم و در هر مدار خروجی را با توجه به ادرس و توان فرکانس مقدار دهی کردم. نحوه چند برابر کردن فرکانس را چون در اصل 2 به توان است میتوان با فرکانس داده سازی کرد.

بدیهی است که چون رجیستر pow را 3 بیتی در نظر گرفتم نمیتوان بیشتر از 128 فرکانس را بیشتر کرد که برای این کار باید تعداد بیت های رجیتر های pow و address را زیاد کرد. با مقدار دهی بیشتر از اندازه رجیستر اروری نمیدهد و overflow رخ میدهد که منجر به جواب اشتباه میشود.

```
%% Q2_a
clc; clear; close all;

mem_len = 1024;

x = linspace(0, 2*pi, mem_len);
q = quantizer([16,14]);

y_sin = num2bin(q, sin(x));
y_cos = num2bin(q, cos(x));

sin = fopen('sin.txt', 'w');


cos = fopen('cos.txt', 'w');


for i = 1 : mem_len
    fprintf(sin, '%s', y_sin(i,:));
    if (i ~= mem_len)
        fprintf(cos, '%s', y_cos(i,:));
    if (i ~= mem_len)
        fprintf(cos, '\n');
    end
end
```


```
ule Q2_tb();
reg clk;
reg [2:0] pow;
reg [15:0] address;
integer i, j, sin_txt, cos_txt;
     sin_txt = $fopen("sin_output.txt", "w");
cos_txt = $fopen("cos_output.txt", "w");
     clk <= 1:
      for(i = 0; i < 6; i = i + 1) begin
          pow <= i;
          for (j = 0; j < 1024; j = j + 1) begin
               address <= j;
               #10
               $fwrite(sin_txt, "%b", $signed(uut.sin_output));
$fwrite(cos_txt, "%b", $signed(uut.cos_output));
               $fwrite(cos_txt, "%b", $signed if (j != 1023 || i != 5) begin
                    $fwrite(sin_txt, "\n");
                    $fwrite(cos_txt, "\n");
               end
     $fclose(sin_txt);
     $fclose(cos_txt);
     $stop:
end
always @(clk) #10 clk <= ~clk;
Q2 uut(
      .pow(pow),
     .address(address),
     .sin_output(),
      .cos_output()
```


b) در تست بنچ نیز صرفا در initial به ازای فرکانس های 1 و 2 و 4 و 8 و 16 و 32 و همه ادرس ها که 1024 تا است (طول پریود سینوسی بود) داده های سینوسی را در sin\_output.txt و کسینوسی را در در متلب نیز در اول همان کار قسمت قبل را انجام دادم که از فایل خواندم در یک لوپ انها را با مقادیر مورد انتظار plot کردم که دقیقا همپوشانی داشتند.


```
clc; clear; close all;
mem len = 1024;
x = linspace(0, 2*pi, mem_len);
q = quantizer([16,14]);
sin_output_string = readlines('sin_output.txt');
cos_output_string = readlines('cos_output.txt');
sin_output = cell2mat(bin2num(q, sin_output_string));
cos_output = cell2mat(bin2num(q, cos_output_string));
for n = 0:5
    predicted_values = exp(i*pow2(n)*x);
    actual_values = cos output(n*mem_len+1:(n+1)*mem_len) + i*sin output(n*mem_len+1:(n+1)*mem_len);
    subplot(2, 3, n+1);
    plot(abs(fft(predicted_values)));
    hold on
    plot(abs(fft(actual_values)));
    title(string(pow2(n)) + 'X');
legend(["Predicted result","Actual result"]);
    grid minor
```














rPGA (c ها معمولاً شامل هسته های نرم افزاری و سخت افزاری هستند تا پیاده سازی های طراحی انعطاف بذیر و کارآمد را ممکن کنند.

هسته های نرم افزاری در FPGA ها معمولاً با استفاده از ابزارهای سنتز سطح بالا که الگوریتم های نرم افزار را به توضیحات سخت افزاری تبدیل می کنند، پیاده سازی می شوند. این هسته ها برای پیاده سازی عملکردهای پیچیده مانند memory controllers 'processors یا communication interfaces استفاده می شوند. نمونه هایی از هسته های نرم افزاری عبارتند از Xilinx FPGA و Zynq Processing System

هسته های سخت افزاری در FPGA بلوک های IP از پیش طراحی شده ای هستند که می توانند در FPGA پیاده سازی شوند. این هسته ها برای عملکردهای خاص بهینه شده اند و می توانند به راحتی در یک طراحی ادغام شوند. نمونههایی از هستههای سختافزاری عبارتند از PCI Express 'Ethernet MAC.

DDS تکنیکی است که در پردازش سیگنال دیجیتال برای تولید شکل موج های آنالوگ با دقت و پایداری بالا استفاده می شود. DDS معمولاً در کاربردهایی مانند سنتز فرکانس، تولید سیگنال و سنتز شکل موج استفاده می شود.

Xilinx هسته های IP DDS را ارائه می دهد که می توانند در FPGA های خود برای پیاده سازی عملکرد DDS استفاده شوند. دیتاشیت هسته IP Xilinx DDS اطلاعاتی در مورد ویژگی های هسته، configuration options ،interfaces و ویژگی های عملکرد ارائه می دهد. با مطالعه دیتاشیت، می توان درک کرد که چگونه می توان هسته IP DDS را در یک طراحی FPGA ادغام کرد و آن را برای برآوردن نیاز های خاص پیکربندی کرد.

به طور کلی، DDS یک تکنیک قدر تمند برای تولید شکل موج های آنالوگ دقیق است و Xilinx هسته های IP را برای تسهیل اجرای آن در طرح های FPGA ارائه می دهد.

از DDS می توان برای افزایش فرکانس سیگنال با فرکانس های بالا با کنترل دقیق استفاده کرد. با DDS پیاده سازی شده در FPGA، کاربران به راحتی می توانند سیگنال های فرکانس بالا را با سنتز شکل موج در فرکانس مورد نظر تولید کنند.

با استفاده از DDS در یک FPGA، طراحان می توانند به تولید سیگنال با فرکانس بالا با وضوح فرکانس عالی و پایداری دست یابند. انعطاف پذیری FPGA ها امکان تنظیم فرکانس خروجی، فاز و دامنه سیگنال تولید شده را فراهم می کند و آن را برای برنامه هایی که نیاز به تنظیم فرکانس سریع دارند ایده آل می کند.

علاوه بر این، ماهیت قابل برنامه ریزی FPGA به طراحان امکان میدهد تا تکنیکهای پردازش سیگنال پیشرفته را در کنار DDS پیاده سازی کنند تا کیفیت و عملکرد سیگنال را افزایش دهند.