

آز طراحی سیستمهای دیجیتال نیمسال اول ۱۴۰۰-۱۴۰۰

ليمسال اول ۲۰،۱۱-۱۱،۱۱

مدرس: دکتر سیاوش بیات سرمدی دستیار آموزشی: خانم زینب رشیدی

گزارش آزمایش اول

شماره دانشجویی: ۹۸۱۰۰۱۱۸

نام و نامخانوادگی: پرهام چاوشیان

برای بررسی بخشپذیری بر ۳ از قاعده زیر استفاده شده است:

$$\overline{abcd} \ mod \ 3 \ = \ (a \ mod \ 3) \ + \ (b \ mod \ 3) \ + \ (c \ mod \ 3) \ + \ (d \ mod \ 3)$$

برای استفاده از این قاعده ماژولی با نام $one_bcd_3_checker$ نوشته شده است که ورودی آن یه عدد P بیتی P است و در خروجی باقی مانده آن عدد بر P را می دهد. علت P بیتی بودن خروجی انجام راحتتر عملیات جمع در ماژول های دیگر است. روابط استفاده شده از جدول صحت و جدول کارنوهای زیر آمده اند:

J3 J2 J, J0 7	(, No	d. 30 00 01 (1 10	
0 0 0 0	0 0	00 0 0 0 0	N = 73 3, 30 + 32 3, 30
0 0 1 0	10	11 000	+ 727,70
0 0 0	0 1	10/10/0/0	
0 1 1 0	0 0	3332	0
0 1 1	01	01 0 0 0	10 = J2 / 10 + 9 2 / 1
1001	0.0		+ 33 02 0, 00
4	Q 2	10 0 0 x	23 27 27 37

سپس ماژول دیگری به نام bcd_3 _ checker داریم که یک عدد * رقمی BCD را می گیرد و باقی مانده تمام ارقام آن عدد بر سه را با یکدیگر جمع می کند. مشخص است که این عدد حداکثر میتواند * باشد بنابراین با استفاده از همان ماژول oot و oot و oot یک oot و oot یک یک oot و oot باقی مانده این عدد را هم بر oot مییابیم که درواقع برابر باقی مانده عدد بر oot است. در پایان به کمک یک oot و oot بررسی می کنیم که اگر هر دو رقم باقی مانده برابر oot بود خروجی oot (به معنای بخش پذیری) و در غیر این صورت خروجی oot شود.

برای بررسی بخشپذیری بر ۱۱ از قاعده زیر استفاده شده است:

$$\overline{abcd} \bmod 11 = (b + d - a - c) \bmod 11$$


باتوجه به محدوده اعداد به سادگی می توان فهمید که اگر $11 \lor 0 \lor 11 \lor 0$ باشد عدد بر ۱۱ y = a + c و x = b + d بخش پذیر است و در غیر این صورت بخش پدیر نیست. به جای تفریق کردن ما مقادیر x = b + d و سپس به کمک یک مقایسه گر (که در ماژول x = b + d) و سپس به کمک یک مقایسه گر (که در ماژول x = b + d) و سپس به کمک یک مقایسه می کنیم و در صورتی که حتی یکی از این نوشته شده است) ابتدا x = b + d و سپس x = b + d و و و سپس x = b + d و و و اسپس x = b + d و و ایم و ایم و ایم و و ایم و ای


گزارش برنامه برای تعداد LUT به شکل زیر است:

Slice Logic Utilization:

Number of Slice LUTs: 38 out of 63400~0%Number used as Logic: 38 out of 63400~0%

نتایج برنامه برای شبیهسازی در زیر آمده است (عکسها در صورت نیاز برای بررسی بیشتر پیوست شدهاند):







فایل کد اصلی در فایل checker.v قرار دارد و تست بنچ فایل ماژول در $checker_tb.v$ قرار دارد. تمامی تست بنچها در فایل کد اصلی در فایل checker قرار دارند.

در ادامه نیز شکل مدار قرار دارد، به علت شلوغی کد برای نمایش شکل از بلوکبندی استفاده کردهایم:


ماژول checker:




$:bcd_3_checker$ ماژول




:one_bcd_3_checker ماژول



 $:bcd_11_checker$ ماژول



 $: four_bit_adder$ ماژول



 $:five_bit_comprator$ ماڑول

