



دانشکده مهندسی کامپیوتر

آز طراحی سیستم‌های دیجیتال

نیم سال اول ۱۴۰۰-۱۴۰۱

مدرس: دکتر سیاوش بیات سرمدی

دستیار آموزشی: خانم زینب رشیدی

گزارش آزمایش اول

شماره دانشجویی: ۹۸۱۰۰۱۱۸

نام و نام خانوادگی: پرهام چاوشیان

برای بررسی بخش پذیری بر ۳ از قاعده زیر استفاده شده است:

$$\overline{abcd} \bmod 3 = (a \bmod 3) + (b \bmod 3) + (c \bmod 3) + (d \bmod 3)$$

برای استفاده از این قاعده ماژولی با نام *one_bcd_3_checker* نوشته شده است که ورودی آن به عدد ۴ بیتی *BCD* است و در خروجی باقی مانده آن عدد بر ۳ را می‌دهد. علت ۴ بیتی بودن خروجی انجام راحتتر عملیات جمع در ماژول‌های دیگر است. روابط استفاده شده از جدول صحت و جدول کارنوهای زیر آمده‌اند:

| y_3 | y_2 | y_1 | y_0 | $x_1 x_0$ |
|-------|-------|-------|-------|-----------|
| 0 | 0 | 0 | 0 | 00 |
| 0 | 0 | 0 | 1 | 01 |
| 0 | 0 | 1 | 0 | 10 |
| 0 | 0 | 1 | 1 | 00 |
| 0 | 1 | 0 | 0 | 01 |
| 0 | 1 | 0 | 1 | 10 |
| 0 | 1 | 1 | 0 | 00 |
| 0 | 1 | 1 | 1 | 01 |
| 1 | 0 | 0 | 0 | 10 |
| 1 | 0 | 0 | 1 | 00 |
| 1 | 0 | 1 | 0 | 00 |
| 1 | 0 | 1 | 1 | 01 |
| 1 | 1 | 0 | 0 | 00 |
| 1 | 1 | 0 | 1 | 01 |
| 1 | 1 | 1 | 0 | 00 |
| 1 | 1 | 1 | 1 | 01 |

| y_3 | y_2 | y_1 | y_0 | $x_1 x_0$ |
|-------|-------|-------|-------|-----------|
| 0 | 0 | 0 | 0 | 00 |
| 0 | 0 | 0 | 1 | 01 |
| 0 | 0 | 1 | 0 | 10 |
| 0 | 0 | 1 | 1 | 00 |
| 0 | 1 | 0 | 0 | 01 |
| 0 | 1 | 0 | 1 | 10 |
| 0 | 1 | 1 | 0 | 00 |
| 0 | 1 | 1 | 1 | 01 |
| 1 | 0 | 0 | 0 | 10 |
| 1 | 0 | 0 | 1 | 00 |
| 1 | 0 | 1 | 0 | 00 |
| 1 | 0 | 1 | 1 | 01 |
| 1 | 1 | 0 | 0 | 00 |
| 1 | 1 | 0 | 1 | 01 |
| 1 | 1 | 1 | 0 | 00 |
| 1 | 1 | 1 | 1 | 01 |

سپس ماژول دیگری به نام *bcd_3_checker* داریم که یک عدد ۴ رقمی *BCD* را می‌گیرد و باقی مانده تمام ارقام آن عدد بر سه را با یکدیگر جمع می‌کند. مشخص است که این عدد حداکثر می‌تواند ۸ باشد بنابراین با استفاده از همان ماژول اولیه، باقی مانده این عدد را هم بر ۳ می‌یابیم که درواقع برابر باقی مانده عدد بر ۳ است. در پایان به کمک یک *or* و *not* بررسی می‌کنیم که اگر هر دو رقم باقی مانده برابر ۰ بود خروجی ۱ (به معنای بخش پذیری) و در غیر این صورت خروجی ۰ شود.

برای بررسی بخش پذیری بر ۱۱ از قاعده زیر استفاده شده است:



$$\overline{abcd} \bmod 11 = (b + d - a - c) \bmod 11$$

باتوجه به محدوده اعداد به سادگی می‌توان فهمید که اگر $(b + d - a - c) = -11 \vee 0 \vee 11$ باشد عدد بر ۱۱ بخش پذیر است و در غیر این صورت بخش پذیر نیست. به جای تفریق کردن ما مقادیر $x = b + d$ و $y = a + c$ را محاسبه می‌کنیم (به کمک یک *FullAdder*) و سپس به کمک یک مقایسه گر (که در ماژول *five_bit_comparator* نوشته شده است) ابتدا x و y و سپس $x + 11$ و y را مقایسه می‌کنیم و در صورتی که حتی یکی از این مقایسه‌گرها اعلام برابری کند می‌گوییم که عدد بر ۱۱ بخش پذیر است. (همچنین دقت کنید که مقایسه‌گر صرفاً می‌گوید که آیا اعداد ورودی برابر هستند یا خیر)

گزارش برنامه برای تعداد *LUT* به شکل زیر است:


Slice Logic Utilization:
 Number of Slice LUTs: 38 out of 63400 0%
 Number used as Logic: 38 out of 63400 0%

نتایج برنامه برای شبیه‌سازی در زیر آمده است (عکس‌ها در صورت نیاز برای بررسی بیشتر پیوست شده‌اند) :




فایل کد اصلی در فایل *checker.v* قرار دارد و تست بنچ فایل ماژول در *checker_tb.v* قرار دارد. تمامی تست بنچ‌ها در فایل *checker_tb_all.v* قرار دارند.
 در ادامه نیز شکل مدار قرار دارد، به علت شلوغی کد برای نمایش شکل از بلوک‌بندی استفاده کرده‌ایم:


ماژول checker:




ماژول bcd_3_checker:




ماژول one_bcd_3_checker:



ماژول `bcd_11_checker`:



ماژول `four_bit_adder`:



ماژول *five_bit_comprator*:

