

종합설계 제안서

효율적인 CNN 컨볼루션 연산 가속 방법 탐구 및 성능 검증



지도 교수	한동현 교수님

2025.07.29.

1. 설계 목표 (5줄 이내)

1. 다양한 가속 기법을 검토·선정하여 FPGA 기반의 경량 CNN 컨볼루션 가속기 모듈을 설계한다.
2. Systolic array 아키텍처 및 weight or output stationary 데이터플로우를 적용하여 데이터 재사용성과 병렬 처리 성능을 최적화한다.
3. INT8 post-training quantization을 통해 비트폭을 최적화하고 연산 자원과 전력 소모를 줄인다.
4. 외부 호스트와의 통신 인터페이스(UART 등)를 구현하고, Python/PyTorch 기반 MNIST 추론의 첫 컨볼루션 레이어만 FPGA로 대체하는 하이브리드 테스트 환경을 구성한다.
5. 필요 시 연산 생략 기법을 포함해 다양한 최적화 기법을 유연히 적용하며, 레퍼런스와 하이브리드 추론을 비교하여 컨볼루션 연산 정확도 및 속도, 자원 사용량, 분류 정확도를 분석한다.

2. 제안 배경 (필요성, 기존제품이 있다면 그 성능 평가, 수요조사, 문헌조사 등)

경량화된 AI 가속기의 수요가 증가함에 따라 CNN의 핵심 연산인 컨볼루션을 효율적으로 수행할 수 있는 소형 하드웨어 구조의 필요성이 커지고 있습니다. 특히 Edge 환경에서는 연산 속도와 정확도뿐만 아니라 하드웨어 자원 사용량과 전력 효율성까지 고려해야 합니다.

범용 CPU 기반 CNN 연산은 정확도는 확보할 수 있으나, 대규모의 곱셈-덧셈 연산이 집중되는 컨볼루션 계층에서 병렬 처리의 한계로 인해 처리 속도가 느리고 전력 효율이 낮습니다. 이러한 한계는 소형 장치나 실시간 응용에서 성능 병목으로 이어집니다.

최근 FPGA 기반 CNN 가속기 분야에서는 컨볼루션 연산의 효율성을 극대화하기 위해 비트폭 최적화, 데이터 재사용, 병렬화, Zero-Skip 등 다양한 가속 기법에 대한 연구가 활발히 진행되고 있습니다. 이번 설계에서는 이러한 기법들을 컨볼루션 연산에 효과적으로 조합해 적용하고, 필요시 추가적인 가속 방법을 제안, 검증하여 성능 개선 가능성을 탐구해보고자 합니다.

3. 추진계획(일정표)

[8월]

- 자료조사 및 요구사항 분석
- 전체 시스템 구조 설계 (블록도, 인터페이스 명세 등)
- Python/PyTorch 기반 MNIST 분류 모델 학습 및 INT8 양자화 수행

[~ 9월 중순]

- CNN 컨볼루션 연산 모듈 RTL 설계, functional simulation, 중간보고서 작성

[9월 중순 ~]

- UART 송수신 모듈 및 제어 FSM 설계, FPGA 구현 및 Python 테스트 플랫폼 구축
- MNIST 분류 모델 하이브리드 추론 및 레퍼런스와 비교 분석
- 결과 수집, 성능 평가, 최종보고서 작성 및 발표 준비

추진일정표

업무내용	담당자	7				8				9				10					11			
		04	11	18	25	01	08	15	22	29	05	12	19	26	03	10	17	24	31	07	14	21
자료조사 Requirement Analysis	공통																					
Pytorch Code Design																						
Convolution Module Design 1																						
Convolution Module Design 2																						
FSM Design																						
Testbench Design																						
중간보고서	공통																					
FPGA 구현 및 테스트	공통																					
결과 비교 및 보완	공통																					
최종보고서	공통																					
Milestones	 제안서 제출 (기타 중요한 milestone 추가)  제안서, 중간보고서 제출, 발표  최종발표, 제출																					

4. 예산

세부항목	내역 (품명, 규격)	단가	수량	금액
- 재료비	전자부품 Arty Z7-20:Zynq-7000 SoC Development Board 410-346-20	430,100	1	430,100
- 재료비	전자부품 USB-A 2.0 to Micro 5핀 고속 충전케이블	11,770	1	11,770
합 계				441,870