

CNN 컨볼루션 연산을 위한 준-범용 FPGA 가속기 설계 및 구현

지도교수 : 한동현 교수
중앙대학교 전자전기공학부

Abstract : This study designs and implements a semi-general purpose 3x3 CNN convolution accelerator on a Zynq-7000 FPGA. The architecture features a shift buffer, 16 parallel MAC9 units, and a BRAM/FIFO structure for efficient multi-channel accumulation. Verified with PYNQ, the designed IP demonstrated a 16.88x inference speedup on a VGG16 model compared to the CPU, with only a 2.0% accuracy loss, proving its effectiveness for embedded computing.

1. 서론

최근 CNN(합성곱 신경망)은 영상 인식, 분류 등 다양한 딥러닝 분야에서 핵심 알고리즘으로 자리 잡았으나, 막대한 연산량을 요구한다. 특히 임베디드 환경에서는 CPU만으로 실시간 처리가 어려운 반면, GPU와 TPU는 고전력과 고비용 문제로 소형 시스템에 적합하지 않다. FPGA를 활용한 기존 학부 수준의 CNN 가속기는 특정 모델에 하드코딩되어 확장성이 부족한 한계가 있었다. 본 연구의 목적은 Zynq-7000 SoC 환경에서 준-범용(Semi-General Purpose) CNN 컨볼루션 가속기 IP를 설계하는 것이다. '준-범용'이란, 다양한 입력 크기, 입출력 채널 수, 스트라이드, 패딩 값에 유연하게 대응할 수 있는 구조를 의미한다. 커널 크기는 3x3으로 고정했으며, 이는 현재 대부분의 많은 CNN 모델들이 3x3 필터를 표준적으로 사용함에 따라, 자원 효율성 측면에서 합리적이기 때문이다. 또한, 본 연구는 PYNQ 기반의 완전한 HW/SW 통합 SoC 시스템을 구현하여, ARM 프로세서(PS)가 FPGA(PL)의 가속기 IP를 손쉽게 제어할 수 있는 드라이버를 설계하고, 실제 추론 환경에서의 이미지 분류 추론을 통해 가속기의 성능을 검증하였다.

2. 본론

본 연구의 이론적 배경으로, CNN의 컨볼루션이란 입력 이미지에 필터를 적용하여 곱셈-누산(MAC) 연산을 수행하고 바이어스를 더해 출력 피쳐맵을 생성하는 연산을 의미한다. FPGA 환경의 자원 효율성을 위해 부동소수점 연산을 정수형으로 변환하는 양자화 기법이 필수적이며, 본 연구에서는 입력과 가중치를 INT8로, 바이어스를 INT32로 변환하는 방식을 사용하였다. 시스템은 ARM Cortex-A9 프로세서와 FPGA가 통합된 Zynq-7000 SoC를

기반으로 하였다. PS와 PL 간의 통신은 AXI 인터페이스를 통해 이루어지며, AXI-Lite는 파라미터 설정 등 제어용, AXI-Stream은 DMA를 통한 고속 데이터 전송용으로 사용된다. 시스템 요구사항으로는 3x3 고정 커널을 사용하되, 다양한 입력 크기(최대 32x32), 채널 수, 패딩, 스트라이드에 대응할 수 있는 준-범용성을 갖추는 것을 목표로 한다. 개발 환경은 Arty Z7-20 보드, Vivado 2022.2, PYNQ 2.7을 사용하였다.

이러한 요구사항을 만족하기 위한 전체 시스템 구조는 PS가 PYNQ 기반 Python 코드로 제어 및 관리를 담당하고, PL이 본 연구에서 설계한 Convolution IP, AXI DMA, AXI Interconnect로 구성되어 실제 연산을 가속하는 형태이다. 시스템의 데이터 흐름은 4단계로 구성된다. 먼저 '파라미터 설정 단계'에서 Python이 AXI-Lite를 통해 이미지 크기, 채널 수 등의 파라미터를 IP 레지스터에 설정한다. 다음 '입력 데이터 전송 단계'에서 DMA를 통해 DDR 메모리의 입력 및 필터 데이터를 AXI-Stream으로 PL에 전송한다. 이후 '연산 단계'에서 PL 내부의 IP가 전송된 데이터를 기반으로 연산을 수행하며, 마지막 '출력 데이터 전송 단계'에서 최종 결과값을 다시 DMA와 AXI-Stream을 통해 DDR 메모리로 전송한다.

제안된 Convolution IP는 세부적으로 여러 하위 구조로 설계되었다. 3x3 컨볼루션 윈도우 구성을 위해 복잡한 동적 인덱싱 방식 대신 Shift Buffer 구조를 채택하여, 입력 스트림을 라인 버퍼에서 시프트하며 데이터 재사용성을 극대화하고 컨볼루션을 위한 3x3 윈도우를 효율적으로 구성할 수 있도록 하였다. 연산 병렬성을 확보하기 위해 3단 파이프라인 구조의 MAC9 유닛 16개를 병렬 배치하여, 매 클럭 16개의 출력 채널 결과를 동시에 계산하도록 설계하였다. 다중 입력 채널의 누적 연산 처리는 본 연구의 핵심 설계 아이디어로, BRAM은 필터와 바이어스 저장용으로만 사용하고, 가변적인 출력 피쳐맵의 중간 누적 결과는 BRAM 대신 FIFO를 활용하여 순차적으로 누적하였다. 이 FIFO 기반 순차 누적 구조는 BRAM 기반 임의 주소 접근 방식 대비 메모리 자원 사용량을 획기적으로

- 1) 관련과목: ASIC 설계, 디지털 시스템 설계, 컴퓨터 구조, 인공지능, 논리회로
- 2) 제한요소: Arty Z7-20 보드의 제한된 자원량 내에서 구현
- 3) 미적요소: RTL 설계의 가독성 및 IP 패키징을 통한 깔끔한 재사용성
- 4) 시장성 검토: 저전력, 저비용으로 CNN 연산 가속이 필요한 소형 임베디드 시스템 시장 목표

절감하고 제어 로직을 단순화하는 효과를 가져왔다. 전체 동작 순서는 FSM(Finite State Machine)을 통해 제어되며, IDLE, READ_FILTER, RUN_1/2/3, READ_BIAS, SEND_OUTPUT 등 상태를 순차적으로 거치며 데이터 로드, 연산, 누적, 출력 전송 과정을 자동 수행한다. 본 IP는 하드웨어 구조를 고정하면서도 내부 카운터를 활용한 아이디어를 바탕으로 가변적인 입력 크기, 채널 수, 패딩, 스트라이드에 대응함으로써 설계의 주 목적인 준-범용성을 확보할 수 있었다.

설계된 RTL은 Vivado IP Packager를 이용해 AXI-Lite 및 Stream 인터페이스를 갖춘 재사용 가능한 IP로 생성되었으며, Zynq PS, 3개의 AXI DMA(입력/필터/출력용), SmartConnect와 함께 블록 디자인으로 통합되었다. Vivado 2022.2 기반 합성 결과, Arty Z7-20 보드 자원 중 LUT 17.67%, LUTRAM 4.88%, FF 9.99%, BRAM 60.00%, DSP 65.45%를 사용하였다. 100MHz 동작 주파수에서 WNS는 0.274ns로 타이밍 요구사항을 안정적으로 만족시켰으며 Total On chip Power는 1.662W로 추정되었다.




그림 1 - IP Schematic




그림 2 - 본 시스템의 Block Diagram

구현된 시스템의 검증을 위해 4단계의 실험을 수행하였다. 첫째, 설계 과정에서 'RTL 시뮬레이션'을 통해 기본 논리 동작 정합성을 검증하였다. 둘째, '랜덤 정수 데이터 기반 검증'에서 PYNQ 환경을 이용해 FPGA 연산 결과가 CPU(for-loop) 결과와 완벽히 일치함을 확인하였고, 특정 케이스에 대해 CPU 대비 최대 920.97배의 연산 속도 향상을 확인하였다. 셋째, 'Simple VGG 모델 추론 검증'에서는 CIFAR-10 데이터셋 대상 하이브리드 추론을 수행하여, 전 과정 PyTorch 부동소수점 추론 대비 0.1%p의 미미한 분류

정확도 손실만으로 평균 12.71배의 추론 속도 향상을 확인하였다. 넷째, '상용 모델 추론 검증'에서는 파인튜닝된 VGG16 모델을 대상으로 동일한 실험을 진행하여, 2.0%p의 분류 정확도 손실만으로 평균 16.88배의 추론 속도 향상을 달성하였다. 본 실험에서 Arty Z7-20의 내장 CPU는 이미지 한 장당 추론에 약 23초가 소요되며, 제안한 가속기 및 하이브리드 추론이 임베디드 환경의 심각한 추론 병목 현상을 유의미하게 개선할 수 있음을 입증하였다.

3. 결론

본 연구에서는 Zynq-7000 SoC 기반 FPGA 환경에서 준-범용 CNN 컨볼루션 가속기 IP를 설계하고 구현하였다. 제안된 가속기는 다양한 입력 크기, 채널 수, 스트라이드, 패딩 값에 유연하게 대응할 수 있는 구조를 가지며, 임베디드 환경에서도 실시간 처리가 가능하다. 하드웨어 측면에서는 Shift Buffer, 16개의 병렬 MAC9 유닛, 효율적인 버퍼 메모리 관리 구조를 통해 연산 효율성과 자원 효율성을 달성하였다. 또한, PYNQ 기반의 Python 드라이버를 통해 하드웨어 동작을 제어하여, FPGA와 PS 간의 데이터 흐름을 관리하였다. 실험 결과, 제안된 가속기는 랜덤 정수형 입력 데이터에 대해 CPU 대비 수백 배 빠른 연산 속도를 기록했으며, CIFAR-10 데이터셋을 이용한 Simple VGG 모델에서는 PyTorch 부동소수점 추론 대비 약 12.71배 빠른 추론 속도 향상과 0.1%p의 정확도 손실을 보였다. 실제 상용 VGG16 모델을 활용한 실험에서는 2.0%p의 정확도 손실과 16.88배의 추론 속도 향상을 보이며 상당한 가속 성능을 입증하였다.

우리의 연구는 향후 Batch Normalization, ReLU 등 추가 연산 모듈을 포함한 복잡한 CNN 가속기를 설계할 때, 본 IP를 별도의 수정 없이 컨볼루션 연산 모듈로 인스턴스화하여 활용할 수 있다는 점에서 의의가 있다. 또한 본 설계를 Zynq UltraScale+ 등 상위급 FPGA 플랫폼으로 이식할 경우, 더 높은 동작 주파수와 연산 자원 활용을 통해 전체 연산 성능을 한층 향상시킬 수 있을 것이다. 결과적으로 본 IP는 다양한 네트워크 아키텍처에서 공통적으로 적용 가능한 핵심 모듈로서, 향후 CNN 가속기 설계 프로젝트의 효율성과 접근성을 높이는 데 기여할 수 있을 것으로 기대된다.