

Conteúdo

- Seção 'O processador' (Págs. 1-2): breve descrição do processador;
- Seção 'Modelagem SysML' (Págs. 2-7): breve descrição da modelagem feita.

O processador

O processador foi projetado de acordo com a arquitetura ARM de 32 bits, que é uma arquitetura RISC. Além disso, o processador é monociclo e segue os padrões da arquitetura de Harvard. O banco de registradores conta com 32 registradores de propósito geral (R0-R31), sendo que R31 foi reservado para uso como *Link Register* (LR).

Para a implementação da lógica de execução condicional de instruções, que é característica da arquitetura ARM, foi implementado o *Current Program Status Register* (CPSR), que guarda as *flags* NZCV (*negative, zero, carry and overflow*), e uma unidade de validação, que gera um sinal que decide se a instrução é executada ou inibida.

Foi também criado um subsistema de interface de entrada e saída, para comunicação com o FPGA, ao qual pertencem os módulos de entrada, saída e *debouncing*.

A estrutura do processador pode ser observada na Figura 1.




Figura 1 - Visão geral da estrutura do processador.

O conjunto de instruções ao qual o processador tem suporte foi adaptado do conjunto ARM padrão da arquitetura ARMv8/v9-A de 32 bits. As instruções podem ser classificadas em 4 tipos, o formato das quais podem ser observados nas Figuras 2, 3, 4 e 5. O campo *cond* descreve a condição à qual a execução da instrução está sujeita, e o campo *op0* descreve o tipo da instrução.

- Instruções de processamento de dados - Tipo D

Formato	cond	op0 (00)	I	op1	RN	RD	RM/Imediato
Bits	31:28	27:26	25	24:20	19:15	14:10	9:0

Figura 2 - Formato das instruções de tipo D.

- Instruções de desvio - Tipo B

Formato	cond	op0 (01)	op1	RN	Imediato
Bits	31:28	27:26	25:24	23:19	18:0

Figura 3 - Formato das instruções de tipo B.

- **Instruções de acesso à memória - Tipo M**

Formato	<i>cond</i>	op0 (10)	S	I	R	RN	RD/RM	Imediato/Endereço/ <i>Offset</i>
Bits	31:28	27:26	25	24	23	22:18	17:13	12:0

Figura 4 - Formato das instruções de tipo M.

Observação: instruções de tipo M acessam a memória de 4 formas diferentes (acesso imediato, direto, indireto por registrador e por deslocamento imediato).

- **Instruções alternativas - Tipo A**

Formato	<i>cond</i>	op0	op1	RN/RD	x
Bits	31:28	27:26	25:22	21:17	16:0

Figura 5 - Formato das instruções de tipo A.

Além disso, as unidades funcionais do processador podem ser classificadas em 4 subsistemas diferentes:

- Subsistema de Controle: unidade de controle, *program counter* (PC), multiplexadores (MUX), CPSR, unidade de validação, unidade de decodificação e seletor de *clock*;
- Subsistema Lógico e Aritmético: unidade lógica e aritmética (ULA) e *adder*;
- Subsistema de Memórias: memória de instruções, memória de dados e banco de registradores;
- Subsistema de Entrada e Saída: módulo de entrada, módulo de saída e unidade de *debouncing*.

Modelagem SysML

Diagrama de pacotes

O diagrama representa a unidade integrada do processador como um todo, que possui dois elementos: um pacote dedicado aos seus requisitos (diagrama de requisitos do processador) e um pacote dedicado aos seus subsistemas, conforme categorizado acima. Cada subsistema é um pacote, e todos possuem ao menos uma descrição de casos de uso (diagrama de caso de uso dedicado). O subsistema de controle, em específico, contém também exemplos de atividades (diagrama de atividades). A Figura 6 mostra o diagrama desenvolvido.




Figura 6 - Diagrama de pacotes do processador.

Diagrama de requisitos

O diagrama de requisitos, que faz referência à unidade integrada do processador, estabelece requisitos gerais de arquitetura, operação e interface externa. As Figuras 7 e 8 mostram o diagrama desenvolvido.




Figura 7 - Diagrama de requisitos (parte 1).




Figura 8 - Diagrama de requisitos (parte 2 - continuação dos requisitos de ISA).

Diagramas de Caso de Uso

Foi feito um diagrama de caso de uso para cada subsistema descrito anteriormente. O diagrama faz referência ao subsistema como um todo, de maneira que são ilustrados os casos de uso de cada unidade funcional do subsistema e suas respectivas conexões, tanto internas, quanto externas. As Figuras 9, 10, 11 e 12 mostram os diagramas desenvolvidos.




Figura 9 - Diagrama de caso de uso do subsistema de memória.




Figura 10 - Diagrama de caso de uso do subsistema lógico e aritmético.




Figura 11 - Diagrama de caso de uso do subsistema de controle.




Figura 12 - Diagrama de caso de uso do subsistema de entrada e saída.

Diagramas de atividades

Foram desenvolvidos 3 diagramas de atividades, todos vinculados a casos de uso do subsistema de controle (seleção de clock, atualização do CPSR e decodificação de instruções). As Figuras 13, 14 e 15 mostram os diagramas desenvolvidos.




Figura 13 - Diagrama de atividade de seleção de *clock*.




Figura 14 - Diagrama de atividade de atualização do conteúdo do CPSR.




Figura 15 - Diagrama de atividade de decodificação de instruções.