گزارش فاز اول پروژه درس معماری کامپیوتر

پارمیدا جوادیان پرنیان رضوی پور دنیا نوابی کیانا موسی زاده

دانشگاه صنعتی شریف بهار 1401 هدف از این پروژه طراحی پردازنده میپس با استفاده از زبان وریلاگ یا سیستم وریلاگ است.

برای این کار کد صفر و یک داده شده را با توجه به نوع دستور به بخش های مختلف تقسیم میکنیم و برای هر دستور متناسب با خواسته آن عملیات متفاوتی را انجام میدهیم.


همانطور که میدانید دستورات میپس 32 بیت طول دارند و از سه فرمت J-type ، l-type و R-type پیروی میکنند.

در فرمت R-type، 6 بیت به opcode، 5 بیت به هر یک از rs و rt (که رجیستر های مبدا هستند)، 5 بیت به rd (که رجیستر مقصد است)، 5 بیت به مقدار شیفت (Sh.Amount) و 6 بیت به Func اختصاص می یابد. این فرمت شامل دستوراتی شامل or و and و xor و and و sul و sll و sll و sll و grl و ... است. در این نوع دستور مقدار opcode همواره صفر است و با توجه به مقدار Func، دستور مشخص شده و با توجه به سایر ورودی ها (rs,rt,Sh.Amount)، مقدار خروجی محاسبه شده و در rd ذخیره می شود.

در فرمت I-type نیز 6 بیت به opcode بیت به rs (که رجیستر ورودی است)، 5 بیت به rd (که رجیستر خروجی است) اختصاص می ابد. این نوع دستور خروجی است) و 16 بیت به مقدار Immediate (که یک عدد صحیح است) اختصاص می ابد. این نوع دستور شامل دستوراتی مثل ADDi و XORi و XORi و BEQ و BGTZ و LW و SLTi و است.

در فرمت J-type نیز δ بیت به opcode و δ بیت به address تعلق مییابد و شامل دستوراتی اعم از δ می اود.

در ادامه دورنمایی از طراحی انجام شده را مشاهده می کنید:



پردازش با بررسی inst شروع می شود؛ منظور از inst ، یک instruction (دستور) 32 بیتی از صفر و یک ها است.


همانطور که در شکل مشخص است در ابتدا این دستور به regFile داده می شود و این ماژول با توجه به بیتهایی که مربوط به رجیستر های ورودی و خروجی هستند، داده های لازم را به عنوان خروجی به سایر بخشهای پردازنده می دهد.

در مرحله بعد به واحد های ALU میرسیم، این بخش از دو ماژول ALU و ALU Control تشکیل شده است. وظیفه ALU Control این است که با توجه به instruction ، عملیات را مشخص کند تا این عملیات در ALU با توجه به ورودی هایی که از regFile دریافت شده است، انجام شود.

حال به توضیح واحد Control Unit میپردازیم، این واحد نیز با دریافت instruction و بررسی بیتهای آن، تعدادی flag خروجی به ما میدهد تا با استفاده از آنها ادامه پردازش را انجام دهیم.

در ادامه در صورتی که طبق خروجی های بخش های قبل شامل Control Unit لازم باشد چیزی در حافظه بنویسیم یا چیزی از حافظه بخوانیم، به واحد memory میرویم و داده مد نظر(که مقدار آن را از regFile دریافت کرده ایم) را در محل مد نظر(که آن را از ALU دریافت کرده ایم) مینویسیم یا از آن میخوانیم.

همچنین برای مشاهده جزئیات بیشتر میتوان شکل زیر را بررسی کرد:



حال به بررسی ماژول های طراحی شده با استفاده از زبان وریلاگ میپردازیم.

اولین ماژول، ماژول adder است که در آن دو ورودی 32 بیتی in1 و in2 و یک خروجی 32 بیتی adder اولین ماژول ماژول مقدار out برابر با حاصل جمع in1 و in2 محاسبه شده و به عنوان خروجی برگردانده می شود.

در ماژول multiplier، دو عدد 32 بیتی a و b به عنوان ورودی و یک عدد 32 بیتی به عنوان خروجی در نظر گرفته می شود. در این ماژول حاصل ضرب a و b محاسبه شده و 32 بیت کم ارزش آن به عنوان خروجی داده می شود. همچنین در این ماژول یک 64 net بیتی برای ذخیره مقدار کامل حاصل ضرب در نظر گرفته می شود تا در ادامه 32 بیت کم ارزش آن به عنوان خروجی داده شود.

به همین ترتیب در ماژول divider نیز دو عدد 32 بیتی a و b به عنوان ورودی و یک عدد 32 بیتی quotient به عنوان خروجی در نظر گرفته می شود. در این ماژول حاصل تقسیم a و a محاسبه شده و حاصل تقسیم به عنوان quotient توسط خروجی این ماژول به سایر واحدها داده می شود.

در ماژول alu_control و یک خروجی reg1_data و reg1_data یک ورودی 5 بیتی alu_control، یک غروجی 2 بیتی result و یک خروجی تک بیتی z_flag داریم. این ماژول با توجه به مقدار result خروجی 2 بیت و result این ماژول با توجه به مقدار reg2_data و reg1_date یک عملیات حسابی یا منطقی روی ورودی های reg1_date و reg2_data انجام می دهد به این صورت که reg1_data به عنوان operand دوم مدنظر قرار می گیرد. شیوه محاسبه z_flag به این صورت است که در صورتی که مقدار result برابر با صفر باشد، مقدار gata برابر با قرار می گیرد و در غیر این صورت مقدارش برابر با صفر در نظر گرفته می شود (این بیت برای نشان دادن اینکه خروجی صفر است یا ناصفر به کار می رود). در این ماژول همچنین از دو ماژول divider و alvider و multiplier، شده و تعدادی net نیز درون این ماژول تعریف شده است شامل دو adv_result و carry و mul_result و carry

در ماژول alu_control یک ورودی 6 بیتی func ، یک ورودی 4 بیتی alu_control و یک خروجی 5 بیتی alu_control و یک خروجی 5 بیتی alu_control داریم که در صورتی که دستور از فرم R-type تبعیت کند، با توجه به alu_opcode دستور مد R-type همگی یک alu_opcode یکسان دارند.) و در غیر این صورت با توجه به alu_opcode دستور مد نظر را مشخص می کنیم و alu_control متناسب با آن را به عنوان خروجی ماژول در اختیار سایر واحد ها قرار می دهیم.

در ماژول controlUnit دو ورودی 6 بیتی func و func، یک خروجی 4 بیتی ALUop و نه خروجی 4 halted ،RegWrite ،ALUSrc ،MemtoReg ،MemWrite ،branch ،jmp ،dstReg و halted ،RegWrite ،ALUSrc ،MemtoReg ،MemWrite ،branch ،jmp ،dstReg داریم که مقدار خروجی ها را با توجه به دستور مربوط به opcode ورودی مشخص می کنیم.

در ماژول mux دو ورودی 32 بیتی in1 و in1 و in2، یک ورودی تک بیتی s و یک خروجی 32 بیتی out داریم و mux با توجه به مقدار s، یکی از مقادیر in1 و in2 به عنوان خروجی به سایر بخشهای داده میشوند.

در ماژول pc یک ورودی تک بیتی clk، یک ورودی 32 بیتی in و یک خروجی 32 بیتی out داریم. این ماژول در لبه های بالارونده کلاک مقدار out را برابر با مقدار in قرار میدهد.

در ماژول mips_core یک ورودی 32 بیتی inst یک ورودی 8 بیتی mem_data_out دو ورودی یک mem_data_out و inst_addr و rst_b و clk بیتی rst_b و clk بیتی elk بیتی mem_addr و halted و mem_write_en داریم. این ماژول شامل تعداد mem_data_in و دو خروجی تک بیتی flag های خروجی controlUnit، واحدهای مختلف را طبق datapath به هم متصل می کند.