گزارش فاز سوم پروژه درس معماری کامپیوتر

پارمیدا جوادیان پرنیان رضوی پور دنیا نوابی کیانا موسی زاده

دانشگاه صنعتی شریف تابستان 1401

فهرست

3	مقدمه
5	عوه پیاده سازی
6	ماژولهای مورد استفاده در معماری خط لوله
6	1) ماژول IF_stage
6	2) ماژول IF_ID_reg
6	3) ماژول ID_stage
7	4) ماژول ID_EX_reg
7	5) ماژول EX_stage
7	7) ماژول MEM_stage
7	8) ماژول MEM_WB_reg
8	9) ماژول WB_stage ماژول

مقدمه

در دو فاز اول پروژه پردازنده میپس همراه به دسترسی به حافظه و در نظر گرفتن زمان مورد نیاز طراحی کردیم. انجام یک دستور العمل در این پردازنده شامل چند مرحله است که به صورت متوالی انجام میشوند و در هر مرحله دستور العمل مدنظر در یک بخش از مدار سخت افزاری قرار دارد.

برای استفاده بهینه از این پردازنده می توان ساختار آن را به صورتی تغییر داد که هر بخش در حال پردازش اطلاعات مربوط به خود باشد.

از طرفی میدانیم پردازش یک دستور باید به صورت متوالی صورت بگیرد بنابراین همه بخش های مدار نمی توانند به صورت موازی یک دستور را اجرا کنند؛ ولی می توان چند دستور را به طور همزمان پردازش کرد، به این معنی که یک بخش پردازش یک دستور را انجام دهد و سپس آن دستور به مرحله بعد برود و بخش فعلی به پردازش دستور بعدی بپزدازد. به این کار اجرا به صورت خط لوله گفته می شود.

در این فاز از پروژه، ما پردازنده خود را به یک خط لوله 5 مرحله ای تبدیل می کنیم.

این 5 مرحله شامل مراحل زیر هستند:

- IF(Instruction Fetch) (1
- در این مرحله دستورالعمل را از حافظه مربوط به دستورات میخوانیم.
 - ID(Instruction Decode) (2

در این مرحله دستورالعمل را کدگشایی کرده و ورودیهای لازم را از رجیسترها میخوانیم.

- EX(Execute) (3
- در این مرحله محاسبات انجام می شود. (این مرحله شامل محاسبه آدرس و سایر محاسبات منطقی می شود)
 - MEM(Memory Access) (4
- در این مرحله دسترسی به حافظه اتفاق میافتد و در صورت نیاز اطلاعات از حافظه خوانده یا در آن نوشته میشوند.
 - WB(Write Back) (5

در این مرحله در صورت نیاز خروجی مدار در ثبات مورد نظر نوشته میشود.


برای پیاده سازی خط لوله ما نیز پردازنده خود را به stage 5 با نام های ID_stage، IF_stage، عبرای پیاده سازی خط لوله ما نیز پردازنده خود را به WB_stage و WB_stage تقسیم کردیم. در فازهای قبل همه عملیات در MEM_stage

انجام می شد و از سخت افزارهای مورد نیاز در این ماژول instance گرفته می شد. در این فاز عملیاتها به stage های نام برده انتقال یافته و در ماژول mips_core از این stage های نام برده انتقال یافته و در ماژول stage

همچنین چهار ثبات با نامهای IF_ID_reg(ثبات برای ذخیره مقدار میانی دو IF stage و IP)، IF_ID_reg(ثبات برای ذخیره مقدار میانی دو ID stage و ID stage) و ID_EX_MEM_reg(ثبات برای ذخیره مقدار میانی دو EX stage) و EX stage و MEM و EX stage و MEM و Stage بعد قابل استفاده باشد.

نحوه پیاده سازی

در ادامه نقشه طراحی پردازنده خط لوله را مشاهده می کنید:



ماژولهای مورد استفاده در معماری خط لوله

حال به بررسی ماژولهای اضافه شده به طور دقیق تر می پردازیم:

1) ماژول IF_stage

این ماژول شامل ورودیهایی اعم از کلاک، ریست، pe branch ،next_pc و فروجی های pc و و خروجی های pc و این ماژول شامل ورودیهایی اعم از کلاک، ریست، instance گرفتن از ماژولهای دیگر، دستور بعدی را از روی pc_increase_result و pc jump و branch و jump رخ داده یا نه تعیین می کنیم. (انجام یا عدم انجام پرشها در مرحله EX_stage مشخص می شوند و آدرس پرش و برقراری یا عدم برقراری شرط پرش به این مرحله منتقل می شود.)

2) ماژول IF_ID_reg

این ماژول buffer ارتباطی دو ماژول IF_stage و IF_stage است و اطلاعاتی مثل دستور فعلی و آدرس ID_stage و instruction decode دستور بعدی را از مرحله instruction fetch به مرحله instruction decode منتقل می کند. شیوه کار نیز به این صورت است که ماژول در انتظار لبه بالارونده سیگنال کلاک می ماند و پس از فرارسیدن آن اگر سیگنال hold حافظه نهان فعال نباشد، خروجیهای ID_stage را به ورودی های ID_stage متصل می کند.

3) ماژول ID_stage

ورودیهای این ماژول شامل کلاک، ریست، دستور تحت پردازش، rd ،pc_increase_result ،regWrite و rd ،pc_increase_result regWrite و rd_data

تمام ورودیهای این ماژول بجز سه ورودی rd_data ard و regWrite از مرحله regWrite به این مرحله منتقل می شوند و این سه ورودی از مرحله write back دریافت می شوند زیرا برای محاسبه اطلاعاتی که باید در ثبات هدف نوشته شود، نیاز است این اطلاعات یا در مرحله execute توسط alu محاسبه شوند و یا در مرحله memory access از حافظه خوانده شوند، بنابراین وقتی دستور در مرحله write هنوز آماده نیستند و نیاز است آنها را پس از مشخص شدن نتیجه از مرحله back دریافت کنیم.

خروجی های این ماژول شامل aluctrl، برخی از سیگنالهای کنترلی تولید شده توسط control unit مثل خروجی های این ماژول شامل aluctrl، برخی از سیگنالهای alusrc, shift, jump, branch, memtoreg, MemWrite و alusrc, shift, jump, branch, memtoreg و ... است.

در این ماژول عملیاتی اعم از sign_extend کردن و خواندن اطلاعات از رجیسترها صورت می گیرد.

4) ماژول ID_EX_reg

این ماژول buffer ارتباطی دو ماژول ID_stage و EX_stage است. وظیفه این ماژول مواردی شامل انتقال instruction decode از مرحله sign_extend شده ورودی sign_extend از مرحله execute است.

شیوه کار این ماژول اینگونه است که با رسیدن لبه بالارونده کلاک، در صورتی که در وضعیت hold حافظه نهان نباشیم، ورودی های دریافت شده از ID_stage را به خروجی های متصل به EX_stage منتقل می کند.

5) ماژول EX_stage

در این ماژول نیز با instance گرفتن از سایر ماژولها مواردی اعم از خروجی alu و آدرس خروجی پرشها محاسبه میشوند.

برخی سیگنالهای کنترلی که مربوط به خواندن از حافظه، نوشتن در حافظه یا نوشتن روی ثباتها هستند در این مرحله مورد نیاز نیستند ولی چون در مراحل بعدی به آنها نیاز داریم، آنها را از به عنوان ورودیهای این ماژول دریافت می کنیم تا بتوانیم آنها را stage های بعدی انتقال دهیم.

6) ماژول EX_MEM_reg

این ماژول buffer ارتباطی دو ماژول EX_stage و EX_stage است و مانند سایر ماژول های ثبات، با فرارسیدن لبه بالارونده کلاک در صورت فعال نبودن سیگنال hold حافظه نهان، ورودیهای دریافت شده از ماژول EX_stage را به خروجیهای MEM_stage منتقل می کنند.

7) ماژول MEM_stage

این ماژول با دریافت سیگنالهای کنترلی حافظه، وظیفه ارتباط با حافظه نهان را برعهده دارد تا حافظه نهان عملیاتهای درراستای ارتباط با حافظه اصلی را انجام دهد.

8) ماژول MEM_WB_reg

این ماژول buffer ارتباطی دو ماژول MEM_stage و WB_stage است. این ماژول نیز در صورت قرار MEM_stage داشتن در لبه بالارونده کلاک، در صورتی که سیگنال MEM_stage حافظه نهان فعال نباشد، خروجیهای ماژول MEM_stage متصل می کند.

9) ماژول WB_stage

این ماژول ورودیهای مورد نیاز را به ID_stage میدهد تا در صورت نیاز اطلاعات روی رجیستر هدف نوشته شود و به این صورت اجرای دستور فعلی پایان مییابد.